简体中文
English
日本語
全部页面
知识库
支持&技术资料
论坛&Wiki
下载
文档资料
myAltera帐号
myAltera
/
退出
用户名:
密码:
记住我
忘记我的用户名或者密码
还没有myAltera帐号? 马上注册。
输入您的电子邮件地址:
器件
CPLD
FPGA
ASIC
SoC/处理器
设计软件及服务
设计软件
IP
开发套件/电缆
设计和支持服务
最终市场
汽车
广播
计算机和存储
消费类
工业
医疗
军事和航空航天
测试和测量
无线通信
有线通信
技术中心
DSP
外部存储器
嵌入式处理
收发器
信号完整性
教育与活动
培训中心
网播和视频
演示
大学计划
活动日程
支持
设计和支持资源指南
知识中心
器件
软件
IP
开发套件和电缆
设计实例
参考设计
下载
用户社区和论坛
mySupport
公司介绍
关于我们
企业责任
合作伙伴
新闻中心
投资者关系
职位招聘
联系我们
在线购买
器件
设计软件
开发和教育套件
电缆和可编程硬件
IP
视频:分析FPGA收发器的互操作性和信号完整性
Altera新的Stratix
®
IV GX版收发器信号完整性开发套件支持对收发器互操作性和SERDES信号完整性进行全面评估。
观看5分钟视频,了解:
采用3英寸和40英寸电路板走线时,Stratix IV GX的不同性能表现。
预加重技术是怎样显著提高信号完整性的
什么是“误比特率”,它为什么非常重要。
怎样通过套件的GUI来监视功耗
相关链接
了解并订购套件
访问电路板设计资源中心
访问信号完整性中心