 |
 |
|
|
成功实现高速设计的方法 |
|
|
Altera的信号完整性网播为您成功实现新的高速设计提供详细信息。网播主题包括有效降低SSN的设计方法、实现最新的DDR3接口等。可以在任何时间按需点播所有网播。
|
||
 实现高速DDR3接口  目前对高速存储器接口的需求已经超过了1 Gbps，因此，设计的FPGA芯片和IP必须能够提供可靠的信号完整性，解决实现DDR3接口时面临的难题。仿真仍然在确定信号电平和时序余量上扮演了重要角色。这一网播将讨论实现DDR3时遇到的难题以及可行的解决方案。马上观看 |
||
|
||
| 面向SSN的信号和电源完整性设计方法 这一网播讲解利用信号完整性设计方法来减小SSN，包括怎样保持电源完整性等。您将学习到测量标准、测量结果，以及设计原型和仿真预测数据等。 马上观看 |
||
|
||
| 即插即用信号完整性 Altera 的 Stratix ® II GX 系列 FPGA 以及即插即用信号完整性技术能够帮助您实现最好的系统 BER 性能，支持您设计可插入到高速背板系统中多个槽位的真正通用卡。这一网播将回顾高速协议发展趋势，以及高速背板设计人员所面临的挑战。网播的最后是一个简短的视频，介绍 Altera 即插即用信号完整性是怎样帮助您利用多个千兆收发器来设计背板的。 马上观看 |
||
|
||
| 千兆位通道设计指南 虽然高速串行链路提高了数据吞吐量，减少了电路板上的走线数量，但是设计这些系统时却出现了一些特殊的难题。这一研讨会为设计高速通道提供有用的指南和方法。研讨会涉及到的通道模型案例包括了怎样解决高速数据速率设计时遇到的难题 (BGA焊球、交叉串扰、过孔、隔直流电容以及SMA连接器等)。对这些难题进行综合考虑，并在完整的端到端通道仿真中来解决这些难题。马上观看 |
||
|
||
| 了解FPGA高速时钟体系结构，并选择振荡器 在千兆收发器和高速存储器接口等高速或者宽总线接口中，时钟不确定性和偏差的余量很小。而且，现实中的时钟振荡器频率总有一些偏差，存在抖动。这一网络研讨会涉及到FPGA的各种时钟网络拓扑，并详细讨论抖动的组成和成因等问题。最后，提供指南，帮助您针对高速设计选择合适的振荡器。 马上观看 |
||
|
||
| 了解高速电路板的供电网络(PDN)最佳设计实践 供电网络(PDN)是电路板设计中的关键设计组成，特别是在高速系统中。实现高标准的系统信号完整性时，需要采用可靠的 PDN 。在此次网络研讨会上，“SI医生”Eric Bogatin博士会详细介绍实现低 PDN 阻抗的实际方法。Bogatin博士将介绍电压稳压器建模和仿真，以及估算和获得PDN目标阻抗的方法。他还将详细介绍去耦电容参数，以及怎样正确选择这类电容。 马上观看
|
||
|
||
