Mentor Graphics首先在设计平台中集成了PELE；为Altera的Stratix II GX FPGA提供效能工具综合套件
2007年1月26号，北京—— Altera 公司 (NASDAQ:ALTR) 今天宣布通过其 EDA 合作伙伴实现了预加重和均衡链路估算 (PELE) 技术，帮助设计人员在 Altera Stratix® II GX FPGA 中估算信号完整性设置。 Mentor Graphics 公司是首家在工具流中集成了 PELE 的 EDA 合作伙伴。 PELE 最初只适用于 Altera 的内部信号完整性专家系统，与 Mentor Graphics® HyperLynx 工具结合后，高速设计人员采用该技术在几个小时内便可以完成系统仿真，并预测系统性能；而采用别的方式在实验室测试台上验证性能需要花费几个月的时间。
Altera 亚太区市场总监梁乐观先生表示：“在我们 EDA 合作伙伴设计工具中集成 PELE ，是加速客户多吉比特收发器设计并帮助其将产品迅速推向市场的关键步骤。 Altera 致力于提供工具来帮助客户以最高效的方法开发下一代系统。”
工作原理
通过完整的Stratix II GX多吉比特收发器MATLAB模型， PELE 技术利用从用户串行通道中独立提取或者测量到的频域特征参数来为每一通道搜索信号完整性最佳设置。Stratix II GX FPGA集成了工作在 600Mbps至6.375Gbps的20个低功耗收发器，这种方法降低了确定其最佳信号完整性设置时的估算误差。
Mentor Graphics公司营销总监 Dan Boncella说：“HyperLynx结合Altera PELE技术，为我们共同的客户提供最前沿的工具来帮助他们设计其最高级的系统。用户利用这些功能不但优化了系统性能，而且缩短了设计周期。”
HyperLynx设计工具使客户能够从电路板和背板电路中提取高速互联的频域S特征参数，例如Molex公司新的I-Trac背板系统等。将Altera PELE技术嵌入到Mentor设计流程中这种方式可以确保文件的兼容性。 PELE 直接将 HyperLynx 或者客户测量数据导入到频域S参数文件中，直接配置Mentor的ELDO模拟仿真器，切实提高了效能，降低了设计风险。然后，用户利用 Stratix II GX ELDO 模型输出，在很短的时间内便可以从数千亿比特中预测误码率 (BER) 以及眼图张开程度。
关于Stratix II GX FPGA的详细信息，请访问 www.altera.com.cn/stratix2gx或www.altera.com/stratix2gx。关于 PELE 的详细信息，请访问 www.altera.com/pele 。
Altera简介
Altera的可编程解决方案帮助系统和半导体公司快速高效地实现创新，突出产品优势，赢得市场竞争。请访问 www.altera.com 或 www.altera.com.cn，了解更详细的信息。
###
| Editor Contacts: | ||
|
楚晓萍 Altera China 010-62608911 pchu@altera.com |
||
