HardCopy® II 结构化ASIC实现了与Stratix® II FPGA相同的系统级功能特性。关于Stratix II FPGA详细的结构和特性，请参考Stratix II主页。
表1描述了HardCopy II器件的特性。Stratix II简介页面和HardCopy II简介页面有该系列组成和封装型号的详细信息。
|
表 1. HardCopy II特性一览 |
|
|
特性 |
说明 |
|
HardCopy II器件具有支持源同步信令的多达118个接收器和118个发射器的通道，数据传输速率高达每秒1吉比特(Gbps)。 |
|
|
HardCopy II器件具有嵌入式动态相位调整(DPA)电路。该电路采用了长距离传送的源同步信令技术，无需进行由信号传输斜移引起的信号对齐处理，从而简化了印刷电路板（PCB）布板。 |
|
|
HardCopy II器件支持数据速率高达1 Gbps的高速差分I/O，能够满足新兴I/O接口的高性能要求，如LVDS、LVPECL 和 HyperTransport™标准。 |
|
|
HardCopy II器件支持当今有较高的系统要求的宽带、单端I/O接口标准(SSTL、HSTL、PCI和PCI-X)。 |
|
|
HardCopy II器件支持较多的高速接口标准(SPI-4.2、SFI-4、万兆以太网XSBI、HyperTransport、RapidIO™、NPSI和UTOPIA IV)，实现了灵活性和快速的产品面市。 |
|
|
HardCopy II器件具有多达8.8 Mbits的RAM。这种高级存储器结构由M4K和M-RAM嵌入RAM模块组成，可通过配置支持多种功能。 |
|
|
HardCopy II器件高级外部存储器接口使设计人员能够将外部高密度SRAM和DRAM器件集成到复杂的系统设计中，而不用担心会降低数据访问性能。 |
|
|
HardCopy II器件提供了灵活的软乘法器应用，可根据不同的数据带宽和等待时间进行配置。软乘法器除DSP模块外，还具有非常高的DSP吞吐量。 |
|
|
HardCopy II器件具有多达12个的可编程锁相环(PLL)，为充分发挥系统性能提供了强大的时钟管理和频率综合能力。PLL具有高端特性，如时钟转换、PLL重新配置、扩展频谱时钟控制、频率综合、可编程相位转换、可编程延时转换、外部反馈和可编程带宽等。这些功能特性使设计人员能够在HardCopy II器件上或者器件外部来管理系统时序。 |
|
|
HardCopy II器件具有串联和差分片内终端匹配，减小了PCB所需的外部电阻数量，从而简化了电路板布板。 |
|
|
先进的HardCopy II器件以及Nios II系列嵌入式处理器体系结构特性具有出众的处理能力，可满足网络、电信、DSP应用、大容量存储和其他宽带系统的要求。HardCopy II器件提高了最新Nios II处理器的整体系统性能表现。 |
|
