Arria II FPGA在无线领域中的应用

3G和长期发展(LTE)等新的无线标准对数字信号处理(DSP)的要求越来越高，迫切需要降低系统总成本。远端设备工作和维护成本带来了苛刻的功耗要求。设备虽然通常处于难以散热的环境中，但是，由于可靠性问题，无法采用风扇等有源散热解决方案。

Altera清楚地知道无线基础设施系统设计人员所面临的挑战。对于新出现的无线基础设施设计，Arria^® II FPGA提供所需的处理带宽、可预测延时、低功耗和灵活性。创新的收发器特性结合系列参考设计和开发套件，加速了无线系统的设计。

表1重点介绍了Arria II FPGA在设计无线系统应用时所具有的优势。

表1. Arria II FPGA的关键无线系统应用优势
特性	优势
6.375-Gbps收发器，支持可预测延时	支持6.144 Gbps的CPRI和OBSAI线路速率，提供CPRI和OBSAI规范要求的可预测延时功能。
低功耗	对于6G应用，Arria II FPGA是功耗最低的FPGA，比竞争解决方案功耗低20％。
在每一密度上都有丰富的存储器资源	16.4 Mbits片内存储器。
DSP模块	高级DSP模块包括1,040个嵌入式18位 x 18位乘法器，处理密集DSP算法。
Nios^® II 嵌入式软核处理器	世界上最通用的软核处理器，适合以太网数据包处理，以及在无线系统中更新数字预失真(DPD)系数。
工业温度支持	支持-40°C至100°C苛刻的工作环境。

通道带宽已经增加到20 MHz，同时，对多小区、多路天线多输入多输出(MIMO)配置的要求促使在实现RF卡时需要高性能、高功效、可更新的硬件平台。数字上变频(DUC)、数字下变频(DDC)等采样率转换器(SRC)模块以及峰值因子抑制(CFR)和DPD模块可以在FPGA中高效实现。

图1所示为基于Arria II GX FPGA的实现方案，不但以高性价比满足了处理要求，而且还支持现场可编程，防止出现产品过时的问题。

图1. 基于FPGA实现的RF卡功能

Figure 1. FPGA-Based Implementation of RF Card Functionality

注释：

类别	资源	说明
表2. 设计资源
开发套件资源
	Arria II 开发套件	Altera及其合作伙伴开发了系列开发套件，帮助您迅速启动Arria II FPGA设计。每一套件都提供了您评估并设计Arria II FPGA所需的一切。
软件和IP资源
	DSP Builder	利用Altera的DSP Builder技术，您在几分钟内就可以使用业界标准The MathWorks/Simulink工具完成系统定义/仿真，直至FPGA系统实现。
	CPRI IP	Radiocomp CPRI知识产权(IP)内核可以迅速灵活地实现REC (射频设备控制器)和RE (射频设备)接口。
	OBSAI IP	Radiocomp OBSAI IP可以迅速灵活地实现收发器基站和RRH (远端射频前端)接口。
	Nios II 嵌入式处理器	世界上最通用的处理器，由使用方便的开发工具和系列FPGA开发套件提供支持。
	存储控制器	Altera及其合作伙伴为DDR、DDR2、DDR3等流行外部存储器接口提供的存储控制器IP。
	AMPP^SM 合作伙伴	Altera宏功能合作伙伴计划(AMPP)的合作伙伴为无线基础设施应用提供IP和开发解决方案。
应用笔记和参考设计
	峰值因子抑制	演示Altera^® FPGA怎样高效实现OFDM系统的CFR算法。
	AN 544：采用DSP Builder高级模块库设计数字IF调制解调器 (PDF)	介绍远程射频前端应用中的发射器DUC和射频(RF)卡DDC设计。