Cyclone II 器件低成本DSP解决方案

您可以单独使用Cyclone^® II FPGA或者作为数字信号处理(DSP)协处理器来提高DSP应用的性价比，包括视频和图像处理、通信系统和普通DSP功能等。Cyclone II 器件含有经过优化的系列DSP功能，由Altera全套DSP流程提供支持。Cyclone II DSP支持包括：

• 150个18 x 18乘法器
• 1.1 Mbits的片内嵌入式存储器
• 外部存储器高速接口
• DSP知识产权(IP)内核
• The MathWorks Simulink和MATLAB软件与DSP Builder的接口
• Cyclone II 版视频开发套件

Cyclone II 器件是低成本DSP应用的理想选择(如表1所示)。

功能，如有限推动响应（FIR）滤波器、快速傅立叶变换（FFT）、相关器、编/解码器和数字控制振荡器（NCO）。 与基于逻辑单元（LE）的乘法器相比，嵌入式乘法器提供了更高的性能和逻辑效率。Cyclone II 器件内部的嵌入式乘法器是低成本DSP应用的理想解决方案（见表1）。

嵌入式乘法器详情

Cyclone II FPGA内部的嵌入式乘法器能够实现在典型DSP功能中经常用到的简单乘法器操作。每个嵌入式乘法器（见图1）都能够被配置成为一个18比特x18比特的乘法器，或两个9比特x9比特的乘法器。

图1. Cyclone II器件内部的嵌入式乘法器

嵌入式乘法器同时支持有符号和无符号数的乘法。它还提供可选的输入和输出寄存器，用以提高性能。

嵌入式乘法器也可以与Cyclone II器件的M4K RAM块进行无缝集成，实现使用包括乘法和存储器操作的高效DSP算法，如FIR 滤波器和视频处理。表2所示为Cyclone II器件提供的乘法器数量。

表2注释：

1. 以上两列乘法器的数量不能相加（也就是说，EP2C1器件提供13个18比特x18比特的乘法器或26个9比特x9比特的乘法器，但不同时提供）。

嵌入式乘法器性能

Cyclone II器件的嵌入式乘法器能够在250 MHz下运行，消除了复杂算法计算的性能瓶颈，将DSP系统的整体吞吐量提高了若干个数量级。Cyclone II器件可被用作DSP应用的FPGA协处理器，分担DSP处理器的复杂算法计算，以更低的系统成本推进系统的整体性能。

相关链接

• DSP技术中心
• Cyclone II 手册的嵌入式乘法器章节 (PDF) 
• Cyclone II 特性
• 访问DSP解决方案中心
• 了解关于Altera视频和图像解决方案
• 下载 DSP IP 内核