 |
 |
 |
 |
 |
Cyclone® III FPGA支持串行总线和网络接口，以及多种通信协议。这些接口和协议常用于各种工业、通信和日益增长的消费类电子应用中。
Altera为这些协议提供各种知识产权(IP)内核，并针对Cyclone III FPGA体系结构进行了优化。
消费类数字显示标准
FPD —— 平面显示(FPD)链接是国家半导体公司制定的LVDS链接标准，为主机显示屏和LCD监视器以及电视显示屏提供链接。Cyclone III FPGA主要用于FPD链路的接收端，以满足805Mbps的最大数据速率要求。一个FPD链路通道由4对LVDS数据和一对源同步时钟组成，Cyclone III FPGA支持两个这样的通道。
RSDS —— 低摆幅差分信号(RSDS)是国家半导体公司制定的信令标准，主要用于分辨率在视频图像阵列(VGA)和超级扩展图像阵列(UXGA)之间的显示应用。它是一种芯片至芯片协议，链接平面显示器时序控制器和行列驱动器。RSDS这种差分接口的标称摆幅为200mV，保留了LVDS接口的很多优点，是一种功能强大的宽带数字接口。
PPDS —— 点对点差分信号(PPDS)是国家半导体公司制定的信令标准，用于LCD显示器，它简化了互联，提高了显示性能，减小了显示面积，增加了其他特性。
Flat Link —— Flat Link是德州仪器公司制定的LVDS链接，用于主机显示屏和LCD监视器以及电视显示屏之间的链接。其接口与FPD链接相似，主要被Philips和Thomson 采用。Cyclone III FPGA主要放在Flat Link的发送端，以满足622Mbps的最大数据速率要求，也可以用于接收端。
mini-LVDS —— mini-LVDS是德州仪器公司制定的接口，与RSDS相似，满足同样的需求。mini-LVDS接口的要求与RSDS一样，只是AC时序有所不同。mini-LVDS采用了中心对齐的输出时钟。
Cyclone III FPGA的特性可以帮助您高效实现这些协议，例如片内匹配(OCT)能够驱动多路信号，简化了电路板布板，提高了可靠性。
PCI Express
PCI Express成功地继承了PCI，具有更好的性能，提高了灵活性，可针对新系统进行更新，而成本没有增加，并且与现有的PCI应用软件兼容。Cyclone III FPGA是快速实现PCI Express链接的有效方式，充分利用了它所提供的宽带优势。现在，您可以采用Cyclone III FPGA和外部PHY收发器轻松地设计大批量低成本PCI Express x1解决方案。
了解详细信息。
PCI
PCI本地总线是32位或64位高性能总线，支持地址和数据线复用。该总线在高度集成的外设控制器部件和外围插入板卡以及处理器 / 存储器系统之间提供与处理器无关的数据通道。Cyclone III FPGA PCI系统接口完全兼容3.3伏PCI本地总线规范(Rev.2.2)，满足64位/66MHz 的工作频率和时序要求。Cyclone III FPGA的I/O单元经过特殊设计，可满足PCI严格的建立和保持时序要求。为提高灵活性，每一个输入信号都通过两个独立的延迟路径进入器件的不同区域。
PCI-X
自从 1994 年推出 66MHz PCI 本地总线规范以来，外围器件对带宽的需求一直在稳步增长。进一步发展当前PCI本地总线规范的最好途径是对其进行改进。 PCI-X 使系统和器件设计的运行速率能够高于目前规范的要求。而且重要的是，它提供了后向兼容能力，器件安装到已有系统中后，能以原有的PCI频率和模式运行。这种高级后向兼容能力使系统和器件得以轻松地移植，带宽超过每秒1兆比特(Gbps)。Cyclone III FPGA同时满足33MHz、66MHz协议和PCI时序要求，以及PCI-X高达100MHz的时序需求。
表1列举了各种PCI标准器件所需要的PCI总线工作模式。
表 1. PCI 和 PCI-X 的通用性 |
|
总线上的器件 |
总线工作模式 |
一个或多个33MHz PCI器件 |
普通33-MHz模式 |
只有66MHz PCI器件 |
普通33-MHz或者66-MHz模式 |
只有PCI-X器件 |
PCI-X模式 |
一个或多个PCI-X 66-MHz器件 |
最大时钟频率66MHz |
只有PCI-X 100-MHz器件 |
最大时钟频率100MHz |
SDRAM和SRAM接口
SDRAM和SRAM器件广泛用于PC、消费电子、通信和网络等领域的数据存储。Cyclone III FPGA可通过专用接口连接单倍数据速率(SDR)、双倍数据速率(DDR)和DDR2 SDRAM 以及QDRII SRAM器件，确保快速可靠的数据传输。Cyclone III FPGA体系结构上新的改进措施可以帮助您轻松实现这些存储器接口，达到动态相位调整等时序要求。详细资料可参见本网站Cyclone III 器件外部存储器接口部分
十兆/百兆和千兆以太网
以太网是局域网(LAN)中应用最广泛的接入技术，由IEEE 802.3标准定义。Cyclone III FPGA可以用来实现以太网介质访问控制器 (MAC)，与物理层 (PHY) 器件进行连接，达到10Mbps、100Mbps和1 Gbps的最大带宽。结合Cyclone III 器件以及经过优化的IP内核，您能够迅速将以太网MAC功能集成到Cyclone III FPGA中。Altera的以太网解决方案页面提供更详细的信息。
串行总线接口
Cyclone III FPGA支持各种串行总线接口，例如串行外围设备接口(SPI)、中间集成电路(I2C)、IEEE 1394标准和通用串行总线(USB)等(参见表2)。
表 2. Cyclone III 器件支持的串行总线接口 |
||||
协议 |
SPI |
I2C |
IEEE 1394 |
USB 2.0 |
最大带宽 (Mbps) (1) |
1 |
3.4 |
400 |
480 |
- 最大带宽大于或等于数据速率。
通信协议
Cyclone III FPGA支持各种通信协议，包括E1、E3、T1、T3和SONET/SDH协议等(参见表3) 。
表3. Cyclone III FPGA支持的通信协议 |
||||||||
协议 |
E1 |
E3 |
T1 |
T3 |
OC-1/ |
OC-3/ |
OC-12/ |
OC-48/ |
最大带宽(Mbps) (1) |
2.048 |
34.368 |
1.544 |
44.736 |
51.84 |
155.52 |
622.08 |
2,488 |
- 最大带宽大于或等于数据速率。
E1和E3是数字传输的欧洲标准；T1和T3是相应的北美数字传输标准。SONET/SDH标准实现了数据在光纤上进行传输。Cyclone III FPGA能够用来实现所有这些协议的成帧器功能，以及与收发器的连接等。
Cyclone III FPGA还可用于实现表4列举的POS-PHY和UTOPIA通信接口协议。
表4. Cyclone III FPGA支持的通信接口协议 |
||||
协议 |
POS-PHY |
POS-PHY |
UTOPIA |
UTOPIA |
最大带宽 (Mbps) (1) |
622 |
2,488 |
622 |
2,488 |
总线宽度 |
16 |
8/32 |
8/16 |
8/16/32 |
- 最大带宽大于或等于数据速率。
POS-PHY和UTOPIA协议分别为SONET/SDH和异步传输模式(ATM)提供物理层和链路层接口。这些协议和接口可以在Cyclone III FPGA中实现。
这些通信和接口协议被应用在中低端通信设备上。Cyclone III FPGA的性能、逻辑密度和系统特性能够满足这些应用的需求。
