Stratix II GX器件的软核乘法器

Altera Stratix^® II GX器件中采用TriMatrix™存储器模块的软核乘法器正在申请专利，它适用于需要大量乘法器的应用，例如第三代（3G）基站和图像处理等。这些软核乘法器可配置为不同的延时、存储器和乘法器容量，使设计人员能够定制实现其数字信号处理（DSP）系统，以达到特殊DSP应用的要求。

软核乘法器基于查找表（LUT）来实现乘法运算，而LUT在存储器中实现。Altera^® Stratix II GX器件提供通用DSP模块，支持多达252个的高性能18×18硬件乘法器。设计人员还可以采用Stratix II GX器件的M4K和M512存储器模块实现软核乘法器。

软核乘法器可配置为各种数据容量，16×16模式下，可提供750个乘法器。结合DSP模块中的252个乘法器，Stratix II GX器件达到了惊人的1,002个乘法器，非常适用于分布式算法计算，以及多通道应用，例如回声相消、多用户探测和波束形成等。Stratix II GX器件同时具备DSP模块和软核乘法器，其乘法器带宽效率非常高。

图1所示为Stratix II GX器件中采用M4K存储器模块实现的有限冲击响应（FIR）滤波器。也可以采用Stratix II GX器件的M512模块实现相似的结构。

图1. M4K模块中FIR滤波器的软核乘法器实现

在Stratix II GX器件中采用M4K和M512存储器模块可实现软核乘法器。表1总结了Stratix II GX器件中可提供的16×16软核乘法器的数量。

注释：

1. 数量基于采用乘加模式的16×16乘法器
2. 系数求和不超过18位

设计人员可以在不使用的TriMatrix存储器中实现软核乘法器，在更小的器件中适配设计。这意味着设计人员可采用DSP模块和软核乘法器组合来优化其设计的性能、灵活性和成本。

相关链接

• Stratix II GX器件的DSP模块
• AN 306: Implementing Multipliers in FPGA Devices (PDF)