Stratix™ II器件是业界最快的FPGA。 器件支持高达500MHz的内部时钟频率和250MHz以上的一般设计性能，为设计者提供了快速的系统性能和具有省时优势的可编程方案。Stratix II器件具有由自适应逻辑模块（ALM）组成的新型的创新性逻辑结构，它对性能进行了优化，采用TSMC低K绝缘材料的业界领先的90nm全铜工艺技术。这种创新结合最初Stratix架构的高性能布线结构，其一键式fMAX性能比前一代FPGA架构平均增加50%（见图1）。
图1. Stratix II和Stratix一键式fMAX性能比较
创新性的逻辑结构改善了内核性能
Stratix II器件最高技术水平的逻辑结构见图2，在更小的物理面积上获得更高的性能和更大的逻辑容量。因为它允许相邻的查找表（LUT）共享输入，器件架构大大地减少了特定关键路径的逻辑级数。而且，多个独立的功能可以封包到单个ALM上，进一步降低了逻辑资源需求。这在90nm点上是非常重要的，因为这种情况下互连延迟占了整个FPGA延迟的大部分，减小互连穿越级数在最大化器件性能上变得至关重要。Stratix II ALM也提供了内建的加法树 电路，进一步改善了一些计算量复杂应用的性能和逻辑利用率，如有限冲激响应（FIR）滤波器、基站中使用的相关器和视频编码中的运动估计。
表1中的链接包含了Stratix II ALM的不同操作模式是如何帮助改善一般设计的性能和减小逻辑效率的信息。
|
表1. Stratix II ALM操作模式改善性能和降低逻辑效率 | |
|
模式 |
说明 |
|---|---|
|
|
阐明Stratix II ALM如何改善性能和走线利用率 |
|
|
基准测试一些应用常用的小型设计单元（即复用器、乘法器和加法器） |
|
|
举例说明Stratix II FPGA中加法树的高效实现 |
高性能架构
除了Stratix II器件中新的逻辑结构外，Altera改善了一些其它架构特性，提供更快的性能和更大的容量。它们包括将片内TriMatrix™存储块的性能提升至370MHz，嵌入DSP块的性能提升至370 MHz和高达1-Gbps数据率的具有专用动态相位调整（DPA）电路的源同步I/O管脚。
