最低的功耗、最好的性能、最高的密度
Stratix® III 是最新一代的 Altera Stratix 系列 FPGA 。新的 65nm 工艺 Stratix III 器件具有更低的功耗和更好的性能,密度是世界上容量最大、速度最快的 90nm 工艺 FPGA(Altera Stratix II) 的两倍。
功耗—— 不论您的下一代设计如何复杂,您将发现使用 Stratix III FPGA 简化了设计过程的每一步。例如, Stratix III FPGA 能够自动实现最佳性能,降低功耗。这通过以下措施来实现:
- 可编程功耗技术 根据设计要求,将每个逻辑阵列模块 (LAB) 、数字信号处理 (DSP) 模块和存储器模块设置为高速或者低功耗模式。
- 可选内核电压 根据设计的速度和功耗要求,选择使用 1.1V 或者 0.9V 内核电压。
- Quartus® II PowerPlay 功耗分析和优化技术 分析您设计的功耗要求,自动设置 Stratix III 可编程功耗技术,实现更好的性能和更低的功耗。
性能—— 同全世界客户商讨的结果表明,虽然在下一代设计中,功耗非常关键,但是如果要实现具有竞争力的设计,那就不能以牺牲性能为代价。因此, Stratix III 比前一代 Altera ® FPGA 的性能提高了 25 %。
Stratix III FPGA 内核、改进的 DSP 模块以及 TriMatrix 存储器都能够工作在 600MHz 。高速外部存储器接口和用户 I/O 引脚有助于实现下一代高端系统, Quartus II TimeQuest 时序分析工具利用 Synopsys 设计约束 (SDC) 时序分析进行设计时序约束。
密度—— 65nm 工艺技术使 Stratix III FPGA 大批量生产成为可能。 Stratix III 器件含有 340K 等价逻辑单元 (LE) 、 21Mbits 存储器 以及 1,104 个用户 I/O 引脚 ,是业界容量最大的 FPGA 。
Stratix III FPGA 的所有这些特性实现了:
- 更迅速的时序逼进,满足下一代设计的性能需求。
- 器件以较低的速率达到所有的性能目标,进一步降低成本。
- 成熟的工艺实现无风险设计,提供充足的系统级余量。
- 更顺利地实现下一代高性能设计,而这是仅采用复杂器件无法实现的。
表 1 列出了 Stratix II 和 Stratix III FPGA 的不同。
| 表 1. 下一代 Stratix III 器件系列特性 | |||
| 特性 | Stratix II 器件系列 | Stratix III 器件系列 | Stratix III FPGA 的下一代设计价值 |
|---|---|---|---|
| 工艺技术 | 90 nm | 65 nm | 性能最佳、功耗最低的 65nm FPGA |
| 1.2V 内核电压 | 0.9V 或者 1.1V 内核电压 | ||
| 功耗 | 较低的动态和静态功耗 | 可编程功耗技术 | 功耗降低 50 % |
| 较低的动态功耗 | |||
| 逻辑密度 | 180K LEs | Up to 340K LEs | 业界容量最大的 FPGA |
| 嵌入式乘法器 | 384 个 18 × 18 乘法器工作速率达到 450MHz | 896 个 18 × 18 乘法器工作速率高达 600MHz | 业界性能最好的 DSP |
| 适用于视频和图像处理以及无线应用 | |||
| I/O 块 | 专用 I/O 结构 | 模块化 I/O 块,专用结构支持 LVDS 和双倍数据速率 (DDR) | 性能、灵活性和效率达到最佳 |
| 每个器件 12 个独立 I/O 块 | 每个器件 24 个独立 I/O 块 | ||
| 真 LVDS 最大数据速率 | 311–1,040 Mbps | 125–1,250 Mbps | 带宽更大 |
| 信号完整性 | 低引脚电容 | 8:1:1 用户 I/O 至电源 / 地比率 | 同类最佳的信号完整性 |
| 可编程预加重 | 管芯和封装去耦合 | ||
| 片内匹配 | 串联和差分片内匹配 | 串联、并联、差分和动态片内匹配 | 优异的信号完整性 |
| 降低了对外部匹配的要求 | |||
| 设计安全性 | 128 位密钥长度 | 256 位密钥长度 | 提高了安全性,使用更方便。 |
| 易失 | 易失和非易失 | ||
