Stratix IV GX和HardCopy IV GX收发器：PCS

Stratix^® IV GX FPGA 和 HardCopy^® IV GX ASIC 含有专用数字功能，支持背板、线路卡和芯片至芯片应用中多种重要协议的物理编码子层 (PCS)。Altera 对这些数字模块进行了优化，增强了对协议的支持，减少了实现物理层协议所需要的器件资源，同时降低了功耗。模块与特定的知识产权 (IP) 和参考设计相结合，能够提供完整的协议解决方案，简化了设计复杂度，降低了工程风险。表 1 是 Stratix IV GX FPGA 和 HardCopy IV GX ASIC 支持的重要协议。

注释：

1. HardCopy IV GX 器件不支持 8.5 Gbps
2. 采用过采样技术支持的数据速率

物理编码子层模块

PCS 模块依靠收发器内部的专用硬件逻辑简化了对协议的支持。图1是 Stratix IV GX 和 HardCopy IV GX PCS 体系结构的模块框图。

查看全图

Stratix IV GX 和 HardCopy IV GX PCS 收发器模块提供实现协议的关键特性。此外，还包括专用状态机以支持 PCI Express、GbE 和 XAUI 协议。状态机配置并控制各种 PCS 子模块，以支持专用协议，进一步简化了设计实现。表2和表3所示为PCS协议支持。

表 2. PCS 协议实现（8B/10B 编码）
要求的 PCS 功能	PCI Express (Gen1)	PCI Express (Gen2)	GbE	XAUI	Serial RapidIO®	SerialLite II
数据速率 (Gbps)	2.5	5.0	1.25	3.125	3.125	0.622–6.375
通道绑定	1, 4, 8	1, 4, 8	1	4	1, 4	Up to x16
参考时钟值 (MHz)	100	100	125	156.25	156.25	62.2–622.08
FPGA 总线宽度 ( 每通道位 )	8 or 16 (4)	16 (4)	8	16	16	8, 16, 32
专用同步状态机					-	-
字对齐
速率匹配						-
字节串化 / 解串			-
相位补偿 FIFO 缓冲
字节重新排序	-	-	-	-	-	-
单比特滑动	-	-	-	-	-
特殊接口	PIPE-1.0	PIPE-2.0	GMII Like (2)	XGMII Like (3)	-	-

表3. PCS 协议实现（加扰编码）
要求的PCS功能	CEI-6G	SDH/SONET	加扰背板	SD-SDI	HD-SDI	3G-SDI
数据速率 (Gbps)	6.375	0.622	2.488	0.270 (1)	1.485	2.97
通道绑定	1	1	1	1	1	1
参考时钟值 (MHz)	155.52– 622.08	62.2, 311.04	77.76, 155.52, 311.04, 622.08	67.5	74.25	74.25
FPGA 总线宽度 (每通道位)	32	8	16	10	10	10
字对齐	-			-	-	-
速率匹配	-	-	-	-	-	-
字节串化/解串		-		-	-	-
相位补偿 FIFO 缓冲
字节重新排序	-	-		-	-	-
单比特滑动		-	-

表2和表3的注释：

1. 采用过采样技术得到的数据速率
2. GMII 仅支持千兆以太网
3. XGMII 具有SDR而不是DDR接口
4. 没有采用硬核IP。当使用它时，Gen1和Gen2的PCS至硬核IP接口是8位宽度。

收发器内部的每个模块经过详细配置，支持工业标准和定制专用协议。Quartus® II 开发工具简化了收发器的设计实现。该工具可自动配置收发器 PCS 模块，支持所选的协议，加速其实现，降低了设计风险。开发工具还为专用和非标准协议提供基本配置模式。

内置自测试 (BIST)

BIST 为收发器提供一套强大的诊断功能，包括码型发生器和校验器，用于伪随机二进制序列(PRBS)等。BIST 还提供 4 级回环配置进行系统诊断，实现对 FPGA 内部物理介质附加(PMA)、PCS 或者 PMA 和 PCS 层的同时查询。

相关链接

• Stratix IV (GX 和 E) FPGA
• HardCopy IV (GX 和 E) ASIC
• Stratix IV GX 和 HardCopy IV GX 收发器简介
• Stratix IV GX 和 HardCopy IV GX 收发器：PMA
• Stratix IV GX 和 HardCopy IV GX 协议支持
• Altera 的信号完整性中心