SPI-4.2协议继续被业界广泛接受为数千兆位应用中物理层（PHY）和链路层器件包和信元传送接口，这些应用包括异步传送模式（ATM）和POS（STS-192/STM-64），10Gbit以太网和多通道千兆以太网。
SPI-4.2最初由SATURN Development Groups定义为POS-PHY Level 4，后来被光纤互连论坛（OIF）接纳，规定了至少622Mbps不同速率下的源同步接口。实现SPI-4.2的器件通常规定速率为700至800Mbps，在某些情况下高达1Gbps。在这些高数据率下，管理时钟和数据之间的偏移成为更大的问题。而且，为中间层互连设计专用的PHY卡，通过PCB连接器连接物理层器件是很常见的，见图1。但这会减小时序容限，增加管理通道偏移的难度。
图1：典型应用和性能需求
SPI-4.2协议规定了接收器的训练序列，校正+/-1比特周期的偏移。这个功能通常是指动态相位调整（DPA）。Stratix™ GX devices器件是第一款具有支持高达1Gbps的嵌入式DPA电路的FPGA。兼容SPI-4.2的POS-PHY Level 4 MegaCore®功能集成了这个电路，提供了丰富的配置选项，允许设计者定制核以满足系统的特定需求。
互操作性测试
作为复杂的第三方高速接口，硬件上的测试是确保互操作性必不可少的环节。Altera和其它半导体厂商紧密合作，进行了完整的测试，向我们共同的客户保证我们器件的互操作性。
有关互操作性测试的详细情况，请参考以下技术文档：
- AN 228: SPI-4.2 Interoperability with PMC-Sierra XENON Family in Stratix GX Devices
- AN 227: SPI-4.2 Interoperability with the Intel® IXF1110 in Stratix GX Devices
