Stratix™器件支持多种高速接口标准包括10Gbit以太网（XSBI）、SFI-4、POS-PHY Level 4 (SPI-4 Phase 2)、HyperTransport™、RapidIO™和UTOPIA IV 标准(见图1和表1)。
设计者能够使用Altera®IP核桥接使用Atlantic™ 本地接口的高速接口。另外，Stratix器件能够在一个器件中支持多达四个高带宽接口，这是一种前所未有的桥接方案。
图1：Stratix支持各种高速接口
| 图1：Stratix支持各种高速接口 | ||||||
|---|---|---|---|---|---|---|
| 特性 | 10Gbit以太网 XSBI | SFI-4 | POS-PHY Level 4 (SPI-4 Phase 2) |
HyperTransport | RapidIO | UTOPIA IV |
| 最大带宽(Gbps) | 10 | 10 | 10 | 6.4 | 10 | 10 |
| 数据（总线宽度） | 16 | 16 | 16 | 8, 16, 32 | 8, 16 | 8, 16, 32 |
| 时钟 | 1 | 1 | 1 | 1, 2, 4 | 1, 2 | 1 |
| 最大数据率(Mbps) | 644.53 | 622.08 | 840 | 800 | 500 | 415 |
| 最大时钟速率(MHz) | 644 | 622 | 420 | 400 | 250 | 415 |
| 电气标准 | LVDS | LVDS | LVDS | HyperTransport | LVDS | LVDS |
10Gbit以太网 (XSBI)
10Gbit以太网XSBI接口是16位LVDS接口，用于连接物理编码子层（PCS）和物理媒质介入子层（PMA）。这两个子层在10Gbps物理层实现中是很常见的，统称为10GBASE-R。XSBI是基于光纤互连论坛（OIF）标准SFI-4。Stratix器件支持其所需高达644.53Mbps的数据率以及时钟频率和数据率之间1:1的关系。Stratix差分I/O锁相环（PLL）正是为支持高时钟频率和诸如XSBI和SFI-4等接口所需的1:1关系而设计的。XGMII是另一种10Gbit以太网接口标准，在Stratix器件中通过HSTL I/O标准来支持。
SFI-4
SFI-4是用在OC-192 SONET系统中的OIF标准，连接成帧器和串行/解串器（SERDES）。与XSBI类似，Stratix器件支持所需高达622.08Mbps的数据率以及时钟频率和数据率之间1:1的关系。针对诸如SFI-4和XSBI需要这种1:1关系的接口，Stratix差分I/O PLL被设计用来支持高时钟频率。对SFI-4的支持将大容量可编程逻辑的应用范围从背板扩展到物理层器件。
POS-PHY Level 4 (SPI-4 Phase 2)
POS-PHY Level 4连接物理层（PHY）和链路层器件之间的信元和包传送。POS-PHY Level 4具有10Gbps的数据传送，主要用于OC-192系统。除了Stratix系列先进的差分I/O功能外，结合其它诸如TriMatrix™存储、高级PLL技术和双数据率（DDR），I/O能力，能够提供840 Mbps的POS-PHY Level 4方案。
HyperTransport
HyperTransport技术是高速、高性能、点对点链接技术，主要用于处理器接口。Stratix差分I/O缓冲器被设计用来支持HyperTransport技术特定的物理层需求，包括中央对齐时钟要求（相对于传送的数据）和DDR I/O缓冲。
RapidIO
RapidIO互连架构特别为链接网络处理器、数字信号处理（DSP）器件和其它外设器件而设计。RapidIO是高性能、包交货互连技术，通过使用LVDS链接能够获得超过10Gbps的吞吐量。Stratix器件通过DDR I/O功能支持250MHz时钟频率和500Mbps数据率。利用TriMatrix存储器――Stratix系列领先的嵌入存储器资源，在Stratix器件中实现RapidIO系统的缓冲需求是非常容易的。
