基于成功的第一代Nios® 嵌入式处理器 ，Nios II 嵌入式处理器提供三种处理器内核，定位于广泛的嵌入式处理器市场的不同应用。设计者可以选择以下三种内核：高性能的内核（超过200 Dhrystone MIPS（DMIPS））、低成本内核（低至35美分的逻辑占用）或性能/成本折中的标准内核。Nios II系列处理器可以实现的任务如下：
- 实现复杂的状态机
- 分担已有处理器的任务
- 执行I/O和数据处理任务
- 远程配置FPGA
- 加速数字信号处理（DSP）算法
Stratix® FPGA先进的架构特性配合Nios II嵌入式处理器，为所需的高带宽系统提供了无与伦比的处理能力，采用基于Nios II处理器的系统(包括处理器内核以及外设)，从大约2,000个等价逻辑单元(LE)开始，Stratix系列FPGA很容易将全部的系统功能适配到一个器件中，非常适合网络、电信、数字信号处理器以及海量存储等应用。
Stratix系列FPGA架构
Stratix系列FPGA的体系结构在技术上进行了改进，利用Nios II 嵌入式处理器等各种知识产权(IP)模块，进一步提高了fMAX，减少了对资源的占用。
对Stratix系列FPGA中的逻辑结构进行了改进，使其能够更高效的实现某些常用功能。这适用于Avalon®系统互联架构等系统模块。Stratix系列FPGA支持宽输入功能，这表明，虽然系统越来越复杂，但是并没有降低性能。
Nios II 处理器包括多个CPU优化选项，可以利用Stratix系列FPGA在一个DSP模块中实现单周期乘法功能。与软件实现相比，这种方法能够节省370个LE以及数百个时钟周期。以相同的方式，Stratix系列FPGA自适应逻辑模块(ALM)三加法器支持进一步减小了Nios II处理器算术逻辑单元(ALU)的规模。
Stratix系列FPGA体系结构中的嵌入式DSP模块很好的完善了Nios II 定制指令以及其他硬件加速单元。DSP设计人员现在可以在高性能硬件DSP模块中开发DSP算法和复杂的数学例程，作为一般的软件例程来使用它们，或者以Nios CPU定制指令的方式来实现它们。例如，在IP承载语音(VOIP)应用中，可以在硬件中实现回声抵消算法，使用定制指令直接在软件中执行。这使得DSP设计人员能够灵活方便的实现高级软件设计，同时保持在FPGA中并行硬件工作的优势，而且不需要提高时钟速率。
Stratix系列FPGA中的TriMatrix存储器满足了典型芯片系统(SOC)解决方案的所有存储器需求。修改了这一存储器体系结构，以满足用户需要，实现每一Stratix系列FPGA中的Nios II 应用模型。丰富的TriMatrix存储器模块能够实现片内高速缓存，加速对片外存储器的访问，大幅度提高了嵌入式系统的软件性能，而大容量模块适用于存储Nios II 处理器的大量代码。
Stratix器件及Nios II 处理器：完整的SOPC方案
Stratix的架构非常适合基于模块化的设计，对于如今非常大的需要用到预优化的IP模块的系统设计，或要求重复使用已存在的设计模块的设计，Stratix FPGA是非常理想的选择。
Altera的SOPC Builder自动系统开发工具提供给设计师一个强大的平台，在这个平台上，将一些通用的系统组件诸如处理器、外设和存储器接口组建成一个基于总线的系统。用SOPC Builder生成的系统使用了预优化的IP功能块，他们的实现都借助于Stratix的先进架构。
Nios II IDE是一个完整的软件开发环境，可以完成所有的软件开发任务，诸如源程序编辑、编译和调试。
Nios II 外设及接口页面包含了更多关于已有的用于Nios II 处理器外设的详细信息。
