Stratix器件具有TriMatrix存储结构,它包括三种大小的嵌入式RAM块。TriMatrix存储器包括512bit的M512块,4Kbit的M4K块和512Kbit的M-RAM块,每个都可以配置支持各种特性。TriMatrix存储器结构提供了多达7Mbit的RAM和高达4Tbps的器件存储带宽,使得Stratix 器件系列成为大存储量应用的可行方案。
TriMatrix存储器提供了三种存储结构,能够实现复杂设计中的各种存储功能。设计者能够在存储带宽苛刻的应用中使用更小的M512RAM块作为FIFO功能和时钟域缓冲。革命性的M-RAM块满足了诸如IP包缓冲和系统高速缓冲等大缓冲应用对现场可编程门阵列(FPGA)对需求。M4K块是中等大小存储应用的理想选择,比如异步传输模式(ATM)信元处理。图1和2为TriMatrix存储结构和各种应用。
图1. TriMatrix存储结构
图2. TriMatrix存储应用
大存储带宽和容量
Stratix器件中高效面积使用率的M-RAM块具有很高的存储和逻辑比率。同样重要的,Stratix器件具有更多的M512和M4K块,每个块分别有18bit和36bit宽的数据端口。M512和M4K块代表了大的FPGA存储带宽,使之成为需大量访问存储资源应用的理想方案。
存储带宽度量通过存储块的数据量,定义为存储端口宽度和RAM块性能的乘积。EP1S80器件有28,000多个数据端口――每个端口传输数据率超过285MHz,Stratix 器件具有超过8Tbps的存储带宽(见表1)。
| 表1:Stratix 器件带宽(1) | ||||||
| 器件 | 逻辑单元 | RAM总数 | M-RAM块 (512-Kbits) |
M4K块 (4-Kbits) |
M512块 (512-bits) |
总存储带宽 (Mbps) |
|---|---|---|---|---|---|---|
| EP1S10 | 10,570 | 920,448 | 1 | 60 | 94 | 1,245,024 |
| EP1S20 | 18,460 | 1,669,248 | 2 | 82 | 194 | 2,096,928 |
| EP1S25 | 25,660 | 1,944,576 | 2 | 138 | 224 | 2,894,400 |
| EP1S30 | 32,470 | 3,317,184 | 4 | 172 | 295 | 3,750,192 |
| EP1S40 | 41,250 | 3,423,744 | 4 | 183 | 384 | 4,384,800 |
| EP1S60 | 57,120 | 5,215,104 | 6 | 292 | 574 | 6,762,528 |
| EP1S80 | 79,040 | 7,427,520 | 9 | 364 | 767 | 8,784,720 |
注释:
高性能TriMatrix存储结构中的RAM块具有以下特性:
- 复杂存储功能的真双口
- 奇偶校验比特
- 嵌入式移位寄存器功能
- 混合时钟模式
- 字节使能支持
- 混合宽度支持
- 每个RAM块可配置存储宽度(见表2)
| 表2:TriMatrix存储特性 | |||
| 存储特性 | M512块 512 Bit + 奇偶校验 |
M4K块 4 Kbit + 奇偶校验 |
M-RAM块 512 Kbit + 奇偶校验 |
|---|---|---|---|
| 最大性能 | 319 MHz | 290 MHz | 287 MHz |
| 真双口存储器 | |||
| 单双口存储器 | |||
| 单口存储器 | |||
| 字节使能 | |||
| 奇偶校验位 | |||
| 移位寄存器 | |||
| 混合时钟模式 | |||
| 配置 | 512 x 1 256 x 2 128 x 4 64 x 8 64 x 9 32 x 16 32 x 18 |
4K x 1 2K x 2 1K x 4 512 x 8 512 x 9 256 x 16 256 x 18 128 x 32 128 x 36 |
64K x 8 64K x 9 32K x 16 32K x 18 16K x 32 16K x 36 8K x 64 8K x 72 4K x 128 4K x 144 |
相关链接
- Stratix器件中的外部存储器件接口
- Stratix器件中的SRAM支持
- Stratix器件中的DRAM支持
- 存储方案中心
- Using TriMatrix Embedded Memory Blocks in Stratix & Stratix GX Devices chapter of the Stratix Device Handbook
- Transitioning APEX Designs to Stratix Devices chapter of the Stratix Device Handbook
- AN 207: TriMatrix Memory Selection Using the Quartus II Software
- AN 210: Converting Memory from Asynchronous to Synchronous for Stratix Designs
- The Need for a High-Bandwidth Memory Architecture in PLDs White Paper
