常见问题——嵌入式处理

在嵌入式系统中使用FPGA
软核处理器
芯片系统(SoC) FPGA
Nios^{^®} II 嵌入式处理器
软件开发工具
Nios II处理器C语言至硬件(C2H)加速编译器
产品供货信息和许可
培训和技术资源
开始设计

在嵌入式系统中使用FPGA

问：在我的嵌入式设计中，怎样使用FPGA?
答：在嵌入式系统中，有很多方式来使用FPGA。典型应用包括：

I/O和外设扩展——增加当前处理器所不具有的外设，例如LCD或者存储器控制器等，也可以通过增加以太网、GPIO或者UART端口来增加系统中I/O通道的数量。
协处理——把在处理器中运行，需要大量计算的软件算法移植到FPGA硬件中，从而提高系统性能。在硬件而不是在软件中运行信号处理、图像处理和数据包处理应用程序，性能可以提高几个数量级。
定制嵌入式控制器——由您来决定您的定制嵌入式控制器包括哪些(以及多少)处理器、外设、接口、直接存储器访问(DMA)通道和存储器。
多处理器——把任务分配到多个CPU上，加速软件开发，提高软件可靠性，增强可维护性。您可以在一片FPGA中设计多处理器系统，作为定制系统，增加外部CPU或者数字信号处理器。

问：在我的嵌入式设计中，怎样采用FPGA进行设计来降低风险?
答：FPGA开发人员具有传统嵌入式解决方案无法提供的多种优势：

保护您的软件投入不会受到处理器过时的影响——由于您拥有基于FPGA的嵌入式处理器硬件设计，因此，您的软件投入会受到保护，处理器过时不会影响它。在最差的情况下，您可以把嵌入式设计移植到新的FPGA系列中，需要进行电路板重新设计。但是，由于处理器子系统没有改变，因此，您的软件投入保持不变。了解怎样保护您的软件不会受到处理器过时的影响。
缩短产品面市时间——通过在您的设计中加入FPGA，您能够尽早发布具有最新特性的新产品，然后随着时间的推进不断更新硬件。Altera提供较简单的方法通过互联网来远程更新FPGA硬件设计。在某些情况下，整条产品线可以基于一种电路板设计；所有的变化都含在FPGA中。了解缩短产品面市时间以及提高效能的详细信息。
适应需求的变化——利用FPGA，即使完成PCB之后，也可以加入或者改变硬件特性，适应最后一刻更改，以及标准的变化。了解关于灵活性的详细信息。
不需要重新设计电路板，提高系统性能——有时候您会在设计后期发现系统无法满足性能要求。在系统中采用FPGA，不需要重新设计电路板，也不需要购买速率等级更高的器件或者采用汇编语言重新编写软件，便能够进一步提高性能。您可以在FPGA中加入多个处理器、定制指令和硬件加速器来提升系统性能，不需要重新设计电路板。了解关于怎样提高性能的详细信息。

软核处理器

问：什么是软核处理器?
答：FPGA处理器可以是“硬核”或者“软核”。硬核处理器在FPGA固定硅片设计中实现，与分立处理器相似。但是，在FPGA中，CPU周围是可编程逻辑(例如，外设、存储器接口，等等)，您可以配置这些逻辑来完成其他功能。硬核处理器的CPU性能一般要优于软核处理器，具体与处理器体系结构、时钟速率和工艺技术有关。正如其名称所示，硬核处理器性能和功能是固定的，一般只是作为一种特殊型号的FPGA来提供。FPGA中硬核处理器的数量和类型也是固定的，与特殊的FPGA有关。

相反，软核处理器是在可编程逻辑中实现的，采用了乘法器和存储器等片内资源，几乎可以在任何FPGA系列中进行例化。软核处理器的性能和成本主要取决于处理器所例化的FPGA，但是其性能和成本一般要低于硬核处理器。在一个器件中可以例化的处理器的数量只受限于器件资源(即，逻辑和存储器)。例如，高密度FPGA可以含有数百个软核处理器。同样的，可以实现不同类型的软核处理器：16位或者32位，性能最优，逻辑面积最优，等等。当需要大批量HardCopy^® ASIC、逻辑门阵列或者基于单元的设计时，您可以选择将软核处理器设计移植到硬核处理器中。

问：如果我使用VxWorks操作系统，应该怎样选择我的处理器?
答：如果您使用VxWorks操作系统，您现在可以采用100％兼容MIPS 2.0体系结构软核处理器MP32处理器来开发您的可编程逻辑应用。MP32处理器在可编程逻辑应用中实现了软件和工具可扩展MIPS辅助系统，方便了开发过程。这一灵活的入门级应用类处理器适用于高度集成的低功耗和低成本嵌入式系统。

SoC FPGA

问：什么是SoC FPGA?
答：SoC FPGA在一个器件中集成了FPGA架构、增强CPU子系统以及其他增强知识产权(IP)。最终的器件提高了功效，灵活的实现了软件划分。带有软核CPU的FPGA虽然已经应用了多年，而SoC FPGA才刚开始获得广泛应用。这是由各种因素造成的，包括过渡到并行/多核处理，直至与CPU体系结构的合并等因素。对于系统设计人员，这带来了如何选择合适平台的难题。请阅读我们的执行白皮书，详细了解您在选择平台时应该知道的推动SoC FPGA增长的市场因素以及三个关键策略问题。

Nios II嵌入式处理器

问：什么是Nios II 嵌入式处理器?
答：Nios II嵌入式处理器是通用32位RISC CPU，适用于可编程逻辑。它提供三种不同的处理器内核，提高了设计的灵活性，在系统性能需求和逻辑单元(LE)使用上达到了平衡：

Nios II/f (快速)——性能最好，中等FPGA利用率。
Nios II/s (标准)——高性能，较低的FPGA利用率。
Nios II/e (经济)——性能中等，低FPGA利用率。

Nios II处理器体系结构：

32位指令集体系结构
32位数据和地址通路
32个通用寄存器
32个外部中断源
可配置指令高速缓存(仅/f和/s内核)
可配置数据高速缓存(仅/f内核)
256个定制指令公共接口
4个紧耦合存储器

了解Nios II处理器内核的详细信息。

问：现在谁在使用Nios II 处理器?
答：目前已经发售了20,000多个套件，世界上前20名OEM均采用了Nios II处理器，Nios体系结构是当今最流行的可配置软核处理器。

问：哪些Altera^® FPGA系列支持Nios II 处理器?
答：Stratix^®、Cyclone^®和Arria^® GX FPGA系列为Nios II处理器提供全面支持。

问：Nios II处理器能够在HardCopy ASIC中实现吗?
答：是的。采用Nios II处理器开发的系统很容易从Altera FPGA移植到HardCopy ASIC，大幅度降低了成本。

问：Nios II处理器能够将性能提高多少，它要使用多少逻辑资源?
答：Nios II处理器的性能和占用的逻辑资源主要与处理器配置以及所使用的器件系列有关。在线数据资料(PDF)提供各种配置以及FPGA应用的基准测试结果。

问：设计Nios II处理器时能够使用哪些硬件开发工具?
答：Altera为Nios II处理器提供全套的设计工具。

知识产权(IP)内核——除了Nios II处理器，还提供一系列嵌入式外设，包括，UART、定时器、存储器控制器、串行外设接口(SPI)、DMA，等等，您可以利用它们来设计定制嵌入式微控制器。了解常用IP和外设的详细信息。

Nios II 处理器开发套件还包括Altera^® DDR SDRAM控制器的许可。了解Altera DDR SDRAM控制器MegaCore^®功能的详细信息。

系统级设计工具——利用Altera的SOPC Builder系统设计工具，您可以通过GUI，从丰富的IP内核列表中选择系统组件(即，处理器，外设，存储器，等等)。SOPC Builder自动生成系统互联逻辑，输出定义系统中所有组件的HDL文件以及顶层HDL文件，顶层HDL文件将所有组件连接起来，建立系统测试台文件。利用SOPC Builder，您可以开发自己的可重用定制组件，将其加入到IP内核库中。了解SOPC Builder的详细信息。
FPGA设计软件——Altera的Quartus^® II设计软件提供全面的多平台设计环境，适用于FPGA和CPLD设计的所有阶段。了解FPGA设计流程的详细信息。
嵌入式软件开发工具——Nios II处理器嵌入式设计套装(EDS)为嵌入式软件开发人员提供全套的设计和调试工具。了解嵌入式软件设计工具的详细信息。

可以从Altera网站免费下载设计Nios II处理器系统(Nios II处理器EDS、IP、SOPC Builder系统开发工具，以及Quartus II FPGA设计软件)所需要的全部硬件和软件组件，这些组件也包含在Altera的开发套件中。下载Nios II设计工具。

问：我能够在购买之前试用Nios II嵌入式处理器(以及工具链)吗?
答：是的。您可以从Altera网站免费下载最新版(全功能) Nios II嵌入式处理器。但是，在发售含有Nios II处理器系统的产品之前，您必须购买许可。

问：什么是定制指令，它们是怎样工作的?
答：定制指令是用户开发的硬件模块，扩展了Nios II处理器指令集，加速了软件算法的实现。每个Nios II处理器内核可以加入256条定制指令。Nios II处理器软件开发工具自动生成宏，可以在C语言应用程序中调用它，与C语言子程序调用非常相似，具有零开销。与自然的Nios II处理器指令相似，定制指令逻辑可以从两个源寄存器中取值(可选)，将结果写回到目的寄存器中。Nios II处理器IP还提供通用和浮点定制指令库。了解关于定制指令的详细信息。
下载Nios II定制指令用户指南 (PDF)。

问：什么是紧耦合存储器，它们是怎样帮助您工作的?
答：紧耦合存储器是高速片内存储器，它旁路了处理器高速缓存，保证了低延时，实现了最佳存储器访问性能。
下载使用Nios II紧耦合存储器教程 (PDF)。

问：什么是系统互联架构?
答：系统互联架构是由SOPC Builder自动生成的真正无阻塞互联，支持同时多主机从机操作，因此，与传统的共享介质总线结构相比，大幅度提高了系统总体性能。系统互联架构需要最少的FPGA资源，支持：

同时多主机工作
4 Gbytes地址空间
同步接口
内置地址解码
延时读写传送
流操作
动态调整外设接口
多时钟域
流水线工作

了解系统互联架构的详细信息。
下载Avalon^®存储器映射接口规范 (PDF)。

问：开发我自己的外设来使用Nios II处理器时，我应该了解哪些信息?
答：SOPC Builder系统设计工具包括组件编辑器，支持您导入自己的知识产权(IP)内核，将其封装为SOPC Builder组件，以便设计重用。封装好之后，组件包括由组件编辑器自动产生的IP参数GUI，用户提供的软件驱动，以及仿真测试台等。
了解组件编辑器的详细信息(PDF)。

问：我能够通过以太网远程更新FPGA吗?
答：是的，在当今的嵌入式系统中，能够通过以太网更新固件是常见的特性。使用Nios II处理器，您可以扩展功能，更新一个或者多个FPGA的硬件镜像。
了解通过以太网进行远程配置的详细信息(PDF)。

问：能够在一片FPGA中实现多个Nios II处理器内核吗?
答：是的，很多开发人员在一片FPGA上实现了多个Nios II处理器。Altera的SOPC Builder系统设计软件提供“拖放”接口，用于增加并连接多个处理器、共享存储器、互斥硬件以及邮箱外设等。Nios II处理器EDS支持多CPU设计的软件开发和调试。多家嵌入式合作伙伴还提供RTOS和调试工具，以加强多CPU设计的开发。
了解怎样使用多处理器内核的详细信息(PDF)。
下载多处理器教程(PDF)。

问：进行Nios II处理器开发时可以使用哪些硬件调试工具?
答：有多款调试工具能够加速硬件开发：

SignalTap^® II嵌入式逻辑分析器——SignalTap II逻辑分析器是系统级调试工具，能够获取、显示可编程芯片系统(SOPC)的实时信号，帮助您在系统设计中观察硬件和软件的交互作用。了解SignalTap II逻辑分析器的详细信息。
Tektronix逻辑分析器的FS2 FPGAView软件——First Silicon Solutions (FS2) FPGAView软件是基于PC Windows的程序，设计用于Tektronix TLA系列逻辑分析器，实现Altera FPGA的实时调试。使用FPGAView，您可以迅速方便的测量Altera FPGA设计中的信号，选择不同的内部信号进行探测，不需要重新编译您的设计。了解FPGAView软件的详细信息。

软件开发工具

问：Nios II处理器能够使用哪些软件开发工具?
答：全套的嵌入式软件开发工具包括编译器、调试器、指令集仿真器、器件驱动器、硬件抽象层API (PDF)、闪存编程器(PDF)，以及相关工具(PDF)，这些都捆绑在一起作为Nios II处理器EDS。Nios II处理器EDS还包括NicheStack TCP/IP网络堆栈、Micrium MicroC/OS-II实时操作系统，以及具有免费开发许可的Nios II C语言至硬件(C2H)加速编译器。

可以从Altera网站免费下载设计Nios II处理器系统(Nios II处理器EDS、IP、SOPC Builder系统开发工具，以及Quartus II设计软件)所需要的全部硬件和软件组件，这些组件也包含在Altera的开发套件中。下载Nios II设计工具。

问：哪些嵌入式软件工具供应商为Nios II处理器提供支持?
答：多家商用OS、RTOS、调试器、中间件和开发工具供应商为Nios II处理器提供支持。请了解软件工具和软件组件的详细信息。

问：我怎样为Nios II处理器系统开发软件?
答：Nios II处理器EDS集成了开发Nios II处理器系统应用软件所需的全部工具、应用程序、库和驱动。Nios II处理器EDS包括：

代码开发工具——面向Eclipse的Nios II软件构建工具

新工程向导
软件模板
源代码浏览器和编辑器
C/C++ 编译器 (GNU)
指令集仿真器(ISS)
软件调试工具(PDF)
源代码调试器
闪存编程器(PDF)
软件库和嵌入式软件组件

硬件抽象层(HAL) API (PDF)
外设器件驱动
Micrium MicroC/OS-II RTOS (单独许可)
NicheStack TCP/IP网络堆栈
Newlib ANSI-C标准库
简单ZIP文件系统
Altera命令行工具和应用程序(PDF)
设计实例
Nios II C2H加速编译器C加速工具(单独许可)

所有这些工具和库都含在Nios II处理器EDS中，是其组成部分，可以免费下载。
下载Nios II设计工具。

问：使用Nios II处理器HAL编写应用程序时，我应该了解哪些信息?
答：演示Nios II处理器HAL程序应用的参考设计包含在Nios II处理器EDS中；可以从Altera网站下载Nios II处理器HAL应用文档。
了解HAL系统库的详细信息(PDF)。
下载HAL API参考 (PDF)。

问：开发自己的Nios II处理器器件驱动时，我应该了解哪些信息?
答：Nios II处理器EDS包括一个外设器件驱动库。可以从Altera网站上下载怎样开发自己器件驱动的文档。
了解开发器件驱动的详细信息(PDF)。

问：Nios II处理器EDS包括哪些软件开发工具?
答：Nios II处理器EDS提供几款命令行工具，支持工程开发、文件转换、下载、调试、匹配、控制台，以及GNU工具链工作等。
了解Altera开发工具的详细信息(PDF)。

问：针对Nios II处理器应用程序开发提供哪些网络支持?
答：Nios II处理器EDS包括NicheStack TCP/IP网络堆栈，它是小型TCP/IP网络堆栈，通过标准插件API提供IP、TCP、UDP、DHCP、ICMP和ARP协议。
了解Nios II版NicheStack TCP/IP网络堆栈的详细信息(PDF)。

问：在Nios II处理器EDS中提供哪些RTOS支持?
答：Nios II处理器EDS包括Micrium MicroC/OS-II RTOS的参考设计、源代码以及评估许可。
了解MicroC/OS-II RTOS的详细信息(PDF)。

问：针对中断服务程序的开发提供哪些软件工具?
答：Nios II处理器HAL API为定制中断服务程序的开发提供实用工具。
下载HAL API参考 (PDF)。

问：针对存储器高速缓存管理提供哪些软件工具?
答：Nios II处理器HAL API为高速缓存管理提供实用工具。
了解高速缓存和紧耦合存储器的详细信息(PDF)。

问：我能够为一片FPGA中的多个Nios II CPU开发软件吗?
答：是的。Nios II处理器IDE和SOPC Builder支持多处理器软件应用程序的开发和调试。
了解怎样使用多处理器内核的详细信息(PDF)。
下载多处理器教程(PDF)。

Nios II 处理器C语言至硬件(C2H)加速编译器

问：什么是Nios II处理器C2H加速编译器?
答：Altera Nios II处理器C2H加速编译器是Nios II处理器软件开发人员的高效能工具，将对性能要求较高的ANSI C语言子程序自动转换为硬件加速器，将其集成到基于FPGA的Nios II处理器子系统中，从而有效的提高了嵌入式软件的性能。
了解Nios II处理器C2H加速编译器的详细信息。
下载硬件加速白皮书(PDF)。

问：“硬件加速器”是什么意思?
答：硬件加速器是专用逻辑模块，在硬件中完成大计算量算法，采用Verilog HDL或者VHDL等硬件描述语言来实现。
了解硬件加速的详细信息。

问：我怎样使用Nios II处理器C2H加速编译器?
答：Nios II处理器C2H加速编译器支持传统的软件开发流程。典型的设计流程包括：

提升软件性能，找到需要较长时间才能完成的子例程。
高亮显示子例程名称，右键点击鼠标，选择Accelerate with the Nios II C2H compiler。
查看编译器结果，优化C代码，根据需要进行重复。

下载优化Nios II C2H编译器结果应用笔记(PDF)。
下载采用C2H编译器加速Nios II系统教程 (PDF)。
参考Nios II C2H加速编译器应用实例(PDF)。

问：我使用Nios II处理器C2H加速编译器会有什么优势?
答：您可以提高系统性能，缩短开发时间，降低功耗：

提高系统性能——C2H加速编译器生成硬件加速器，其运行速度比软件实现通常快一个或者多个数量级。换言之，与顺序执行软件代码相比，硬件加速器能够在每个时钟周期中完成更多的计算。
缩短开发时间——通过自动生成加速器，Nios II处理器C2H加速编译器避免了手动开发加速逻辑这一非常耗时的过程，将设计时间从几星期、几个月缩短到几天甚至几个小时。
降低功耗——硬件加速器比等价软件每个时钟周期能够完成更多的工作，因此，可以采用较低的处理器时钟频率，降低了功耗，低速型号器件也降低了系统成本，简化了电路板设计。

问：只有硬件工程师才能使用Nios II处理器C2H加速编译器吗?
答：不是，Nios II处理器C2H加速编译器是将ANSI C代码转换为硬件的工具，专门针对软件工程师而设计，不需要学习Verilog HDL或者VHDL等硬件描述语言。但是，理解嵌入式系统硬件体系结构对优化C程序来提高性能会很有帮助。

问：采用Nios II处理器C2H加速编译器在哪些方面能够提高性能?
答：性能结果取决于多种因素(包括算法实现和代码类型)；但是，Nios II处理器C2H编译器实现的性能一般比没有加速的软件高出10到45倍。
下载优化Nios II C2H加速编译器结果应用笔记(PDF)。

问：Nios II处理器C2H加速编译器会产生多少逻辑?
答：需要均衡考虑性能的提高和增加的逻辑。很多数学算法能够很好的转换为FPGA中的硬件。Nios II处理器C2H加速编译器生成的逻辑在很大程度上取决于输入C函数的代码类型。

问：我能够在一个设计中加入多个加速器吗?
答：是的，目标FPGA容量是唯一限制设计中加速器数量的因素。一般而言，只有一少部分软件子程序会成为系统性能瓶颈，因此，非常适用于采用加速方法。

问：在购买之前，我能够试用Nios II处理器C2H加速编译器吗?
答：是的。您可以从Altera网站免费下载最新版(全功能) Nios II处理器C2H加速编译器，并采用该工具进行设计。但是，在发售含有Nios II处理器C2H加速编译器生成的硬件加速器产品之前，您必须购买许可。了解关于许可的详细信息。

问：Nios II处理器C2H加速编译器支持哪些ANSI-C结构?
答：Nios II处理器C2H加速编译器支持ANSI-C标准，包括所有数据类型、算子、控制流和循环结构、宏、函数调用以及指针和数组访问等。

问：有没有Nios II处理器C2H加速编译器不支持的ANSI-C结构?
答：最初的Nios II处理器C2H加速编译器不支持浮点运算、回归算法以及GOTO/LABEL声明。

问：如果Nios II处理器C2H加速编译器可以针对ANSI C代码进行加速，那么，它能够加速printf()等C库函数吗?
答：Nios II处理器C2H加速编译器能够加速C库函数，但更好的问题是“应该采用它对哪些功能进行加速”?Nios II处理器C2H加速编译器设计用于计算量较大的算法，例如常见的信号处理、图像处理和数据包处理等应用。典型的C子程序应用包括大块数据转换模块(或者流)的紧循环；换言之，这有利于对存储器并行访问，需要很多CPU时钟周期来完成每一次计算的代码。这些子程序一般包括数十行代码，而不是几千行代码。

问：我必须重新编写软件才能使用Nios II处理器C2H加速编译器吗?
答：虽然您不必重新编写代码来使用Nios II处理器C2H加速编译器，但是，传统方式编写的C软件不一定能够非常有效的转换为硬件。Nios II处理器C2H加速编译器将ANSI C软件代码转换为硬件，按照所推荐的代码类型应用指南，能够大幅度改进结果。
下载优化Nios II C2H加速编译器结果应用笔记(PDF)。

问：Nios II处理器C2H加速编译器是通用C语言至逻辑门设计工具吗?
答：不是，Altera专门设计了Nios II处理器C2H加速编译器，加速实现用户选择的Nios II处理器C代码函数。它并不是用于将全部C代码应用程序转换为硬件设计。

问：除了Nios II处理器，还可以把Nios II处理器C2H加速编译器用于其它处理器吗?
答：不，该工具目前只支持Nios II处理器。

问：Nios II处理器C2H加速编译器支持哪些FPGA系列?
答：Nios II处理器C2H加速编译器支持的器件与Nios II处理器支持的器件相同：Cyclone、Stratix和Arria GX FPGA系列，以及HardCopy ASIC。

问：在开发过程中，我能在算法的硬件和软件实现之间切换吗?
答：是的，利用Nios II EDS，您很容易从加速功能视图中增加或者去掉功能。选择了要加速的软件程序后，您还可以使用软件或者硬件实现来优化运行您的应用程序。您可以使用这一特性来验证Nios II处理器C2H加速编译器生成的硬件加速器与最初的软件算法在功能上完全相同。

问：Nios II处理器C2H加速编译器要求我必须安装Quartus II设计软件吗?
答：是的。Nios II处理器C2H加速编译器生成寄存器传送级(RTL)代码来替代应用程序中的某些软件子程序。这一RTL依靠SOPC Builder工具集成到Nios II处理器系统中。可以下载Quartus II软件。

问：怎样才能得到Nios II处理器C2H编译器?
答：Nios II处理器C2H加速编译器是Nios II处理器嵌入式设计套装的集成插件，随Quartus II设计软件一同发售。可以从这里下载。

产品供货信息和许可

问：我怎样才能得到Nios II处理器和工具?
答：有多种方法获得Nios II处理器和开发工具：

从Altera网站下载
含在Altera订购版软件中(DVD)

您可以使用OpenCore Plus评估功能，不需要许可文件便能够设计、编译并生成时间受限的Nios II处理器系统，以及Nios II处理器C2H编译器生成的硬件加速器。对于新的Nios II处理器硬件系统，您必须得到Nios II处理器内核以及Nios II处理器C2H编译器许可才能生成时间不受限制的编程文件和闪存编程文件。如果只使用Nios II处理器IDE来开发软件，则不需要许可支持。

问：什么是OpenCore Plus评估特性，它是怎样工作的?
答：如果您下载Altera IP内核(例如，Nios II处理器)，还没有相关的IP许可，那么，您所开发的设计都工作在Altera的OpenCore Plus评估模式下，支持您：

仿真系统中Nios II处理器IP的行为。
验证设计功能，迅速方便的评估其规模和速度。
为含有Nios II处理器的设计生成时间受限的器件编程文件。
对器件编程，在硬件中验证您的设计。

OpenCore Plus硬件评估支持以下两种工作模式：

链接——您的电路板和主计算机之间需要JTAG链接。如果设计中的所有宏功能都支持链接模式，那么，器件可以工作较长的时间或者无限期工作。
不链接——设计运行时间有限。

了解OpenCore Plus评估特性的详细信息(PDF)。

问：Nios II处理器含有哪些产品，哪些需要许可?

答：请参考表1。

产品	网络下载	开发套件	Altera订购版软件
表1.特性和许可
Nios II 处理器IP	(1)		(1)
Nios II处理器嵌入式开发套装
NicheStack TCP/IP网络堆栈——Nios II版	(1)	(1)	(1)
Micrium MicroC/OS-II RTOS	(1)	(1)	(1)
Nios II处理器C2H加速编译器	(1)	(1)	(1)
Quartus II FPGA设计软件
SOPC Builder系统开发软件
ModelSim^®-Altera版软件
ModelSim-Altera网络版软件
JTAG下载电缆
开发电路板

注释：

单独销售许可。

问：在开始开发之前，我需要购买任何许可吗?
答：不需要。您可以使用所有的Nios II处理器许可产品来进行开发；除了未链接时间受限工作外，没有任何限制。

问：我怎样才能获得Nios II处理器和相关产品的许可呢?

Nios II处理器IP——要获得Nios II处理器许可文件，而且使用时间不受限制，那么，您必须购买单独的Nios II处理器内核许可(订购码：IP-NIOS)或者嵌入式IP套装(订购码：IPS-EMBEDDED)。请联系当地的Altera代表或者Altera工具支持，马上订购。
Nios II处理器C2H加速编译器——如果需要获得Nios II处理器C2H加速编译器(订购码：IPT-C2H-NIOS)的许可，请联系您当地的Altera代表或者Altera工具支持，马上订购。
Nios II版NicheStack TCP/IP网络堆栈——Nios II版NicheStack TCP/IP网络堆栈是Nios II嵌入式设计套装的一部分(订购码：IPSW-TCPIP-NIOS)，请联系您当地的Altera代表或者Altera工具支持，马上订购。
Micrium MicroC/OS-II RTOS——如果需要Micrium MicroC/OS-II RTOS许可，请马上联系Micrium。

问：采用Nios II处理器产品许可，我能够做什么?

Nios II处理器IP——您购买了Nios II处理器许可后，您会收到永久的免版税许可，以便发售含有一个或者多个Nios II处理器的系统，主要面向Altera的Cyclone、Stratix以及Arria GX系列FPGA和HardCopy系列ASIC。许可还包括一年的产品更新。您可以购买额外的12个月维护订购，确保您一直有最新版产品。请注意，Nios II/e (经济)处理器免费，没有许可。
Nios II处理器C2H编译器——您购买了Nios II处理器C2H加速编译器许可后，您会收到永久的免版税许可，以便发售含有一个或者多个C2H编译器生成的硬件加速器，主要面向Altera的Cyclone、Stratix系列FPGA和HardCopy系列ASIC (还需要Nios II处理器许可)。许可还包括一年的产品更新。您可以购买额外的12个月维护订购，确保您一直有最新版产品。
Nios II版NicheStack TCP/IP网络堆栈——您购买了NicheStack TCP/IP网络后，您会收到永久的免版税许可，以便发售含有NicheStack源代码软件的系统，主要面向运行在Altera Cyclone、Stratix以及Arria GX系列FPGA和HardCopy系列ASIC上的Nios II处理器。许可还包括一年的产品更新。您可以购买额外的12个月维护订购，确保您一直有最新版产品。
Micrium MicroC/OS-II RTOS——请联系Micrium，了解许可的详细信息。

问：我需要购买Nios II处理器许可才能使用Nios II处理器C2H加速编译器吗?
答：您必须有有效的Nios II订购版处理器才能许可Nios II处理器C2H加速编译器。

问：我的许可服务器能够得到多个Nios II处理器许可吗?
答：是的，与其他Altera IP产品一样，您可以使用IP-NIOS订购码以及Quartus II软件的FLOAT许可，根据需要购买很多许可坐席。这些坐席单价为495美元，但是对于批量订购和企业订购可以协商折扣。请联系客户服务，了解详细信息。

问：Altera为ASIC开发提供Nios II处理器许可吗?
答：是的。为Nios II处理器提供ASIC许可。可以从Synopsys DesignWare STAR IP项目中获得ASIC优化版的Nios II处理器内核。请联系您的Altera销售代表，了解详细信息。

问：为Nios II处理器开发人员提供哪些培训?
答：目前提供多种培训资源：

在线培训——可以从Altera培训网站免费获得多个培训模块。了解培训资源的详细信息。
由教师指导的培训——Altera在全球很多地方都提供培训课程。了解培训资源的详细信息。
教程——Altera的Nios II处理器开发套件含有多个教程和相关参考设计。可以从Nios II资料网页上获得这些教程。
按需点播的演示——虽然这些模块并不是用于培训，但是它们很好的介绍了设计流程和工具，用于开发Nios II处理器系统。观看在线演示。

问：提供专用参考设计吗?
答：是的。Altera网站上提供多个嵌入式参考设计，以满足图像处理等特殊应用需求。
查看参考设计。
参考设计实例。

问：提供哪些Nios II处理器文档，我怎样才能得到这些文档?
答：可以通过Nios资料网页找到详细的Nios II处理器文档，也可以搜索Altera.com上的技术文档。

问：还为Nios开发人员提供哪些技术资源?
答：网站上有丰富的信息，帮助您详细了解怎样采用Nios II处理器进行设计：

Altera论坛——Altera论坛社区有全世界20,000多名Nios处理器开发人员以及Altera用户，他们分享构思和参考设计，一起解决遇到的难题。
Altera Wiki——Altera Wiki提供社区资源，开发人员可以发表并维护文档和参考设计。
Nios设计大赛获奖论文——这一网站提供年度Nios II处理器设计大赛获奖的白皮书。它包括在实际应用中使用Nios II处理器的参考设计白皮书，主题包括通信直至机器人等。

开始设计

问：开始设计会很困难吗?
答：开始设计非常简单。通过我们的开始设计页面了解详细信息。Altera还提供开发套件，它含有一片Altera FPGA，以及启动您的设计所需的全部硬件和软件。收到产品直至运行您的第一个Nios II处理器程序只需要一个小时的时间。大部分时间花在软件安装上。

给本页评分

用户名:
密码:
	记住我