Altera嵌入式IP包
Altera®嵌入式IP套装捆绑了Altera最流行的嵌入式知识产权(IP)内核和软件。这一IP套装含有嵌入式设计所有的构建模块，包括Nios® II 处理器、DDR/DDR2存储控制器和完整的以太网解决方案，例如，三速以太网MegaCore®功能和商用级网络堆栈等。请参考表1中的详细信息。
| 表1.嵌入式IP套装 | ||
| 订购码 | 价格 | 订购信息 |
|---|---|---|
| IPS-EMBEDDED | 995美元 | 这一IP套装包括您发售标准Nios II处理器设计需要的所有IP。采用这一嵌入式设计可永久使用、免版税的许可来更新您的套件。
|
标准外设
Nios II 开发套件包括一个常用外设和接口库，可以在Altera® FPGA中免版税使用。使用导入向导可以将用户开发的外设和接口轻松导入到Nios II 处理器系统中，为重复使用设计提供了最直接的方法。
这些马上可以使用的设计模块以Verilog HDL和VHDL源代码编写，含有系统集成所需的所有软件例程。表1列出了Nios II开发套件中包含的外设和接口。IP MegaStore网站上提供更详细的SOPC Builder知识产权(IP)内核。
| 表1. Nios II外设和接口 | ||
| 外设 | 说明 | 文档 |
|---|---|---|
| JTAG UART | 通过Altera FPGA内置的Joint Test Action Group(JTAG)电路实现主机PC和SOPC Builder系统之间的数据流通信 | 数据表(PDF) |
| CompactFlash接口 | 支持块存储 | 数据表(PDF) |
| UART | 提供通用串行接口，支持可变波特率、校验、停止和数据位以及流控制信号等 | 数据表(PDF) |
| 间隔定时器 | 提供一个32位定时器；可以用作周期脉冲发生器或者系统看门狗定时器 | 数据表(PDF) |
| 并行I/O (PIO) | 提供1至32位并行I/O(输入、输出和边沿采集)端口 | 数据表(PDF) |
| 串行外设接口(SPI) | 采用主机或者从机协议实现业界标准串行外设接口 | 数据表(PDF) |
| DMA控制器 | 将存储器任务从CPU中卸载，进行批量数据传送 | 数据表(PDF) |
| SDRAM控制器 | 为片外SDRAM提供简单的Avalon®接口，支持8、16、32和64位数据 | 数据表(PDF) |
| 存储器接口 |
包括：
|
数据表(PDF) |
设计人员可以使用SOPC Builder工具来配置Nios II处理器系统。在SOPC Builder中，设计人员凭借直观的向导型用户界面来配置元件、存储器映射地址、主机/从机关系和中断优先级等。SOPC Builder还方便了设计人员，他们可以象使用标准外设一样，集成自己定制构建的设计模块。
定制外设
设计人员使用接口用户逻辑向导，建立自己的定制外设，将其集成到Nios II处理器系统中。这一自动工具检查Verilog或者VHDL源代码，确认顶层端口，几乎不需要用户的干预，将这些端口连接到合适的处理器总线上。这一功能强大的高效工具也适用于定制外设和定制指令，可以方便的对设计进行迭代，确定优化系统的最佳方式。请了解SOPC Builder的详细信息。
