Altera的Nios® II处理器非常灵活，帮助您在嵌入式设计中获得最佳性能，而不必购买时钟频率较高、功耗较大而又昂贵的商用处理器。此外，Nios II处理器还避免了在最后一刻对汇编语言代码的修改，根据自己的设计需要，配置性能特性。
表1列出了Nios II处理器的性能特性和优势。
表 1. Nios II 性能特性和优势 |
||
| 特性 | 说明 | 详细信息 |
|---|---|---|
特性 |
说明 |
详细信息 |
高性能处理器内核 |
采用 Nios II/f “快速”内核优化对性能要求较高的应用，该内核支持 6 级流水线、动态分支预测、指令和数据缓冲，性能超过 250MHz 。高性能 FPGA ，例如 Stratix ® III 器件系列型号，为 Nios II/f 内核提供了充足的性能，完成大量的内核处理任务。 |
|
多处理器系统 |
使用多内核系统来调整系统性能，或者将软件划分成多个简单任务。 Nios II 嵌入式设计套件 (EDS) 支持建立定制多内核系统。 Nios II 处理器和密度非常高的 FPGA 相结合，例如 Stratix III 器件系列型号，是建立高性能多处理器应用的理想选择。 |
|
宽带总线结构 |
自动生成 Avalon ® 互联架构，支持您使用 SOPC Builder 系统生成工具建立的系统，帮助您生成大吞吐量系统，实现多个主机 / 从机同时互联、直接存储器访问 (DMA) 通道和片内数据缓冲。 |
|
硬件加速器 |
使用 FPGA 中的逻辑和存储器资源卸载通常由应用软件完成的任务，由硬件加速实现。您可以采用 NiosII C 语言至硬件加速 (C2H) 编译器来自动处理这一过程。 |
|
定制指令 |
在 Nios II 指令集中增加定制指令，加速对时间要求较高的软件算法。 |
|
快速可配置片内存储器 |
为高性能应用建立延迟固定的片内存储器缓冲。 |
|
采用 FPGA 灵活地进行处理
一般而言，在设计周期的最后，嵌入式开发人员在加速性能实现上的选择余地不大，这些选择包括购买速度更快的处理器或者手动调整汇编语言子程序等。尽管这两种方法都能奏效，但是代价却不能忽略。设计人员不希望增加成本或者功耗。谁愿意手动调整那些针对特定处理器架构的汇编代码呢？
Nios II 处理器将是最合适的选择，如果：
- 您的应用程序已经变得庞大而复杂，难于开发和调试，但是又不得不按计划完成。
- 简单的鼠标点击，建立一个多处理器 Nios II 系统，将程序划分成更小、更简单的部分。您将达到时序要求，对应用程序进行验证，及时发售产品。
- 您的应用程序没有达到时序要求
- Nios II 开发人员可以只针对出现瓶颈的例程增加定制指令或者硬件加速器。事实上，采用Nios II C2H 编译器，从您的 C 函数中建立硬件加速器非常简单——“右键单击加速”即可。
Altera® FPGA 和 Nios II 处理器为您提供了全套的新工具箱，提供多种选择帮助您降低嵌入式设计的风险。
