Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Altera BSDL Support

主页 > 支持 > Altera BSDL Support

Altera provides boundary-scan description language (BSDL) files for IEEE Standard 1149.1, IEEE Standard 1149.6 and IEEE Standard 1532 specifications. BSDL files provide a syntax that allows the device to run boundary-scan test (BST) and in-system programmability (ISP). The IEEE 1149.1 BSDL files available on this website are used for pre-configuration BST. If you want to perform BST after configuration, you can use the BSDL Customizer to generate a BSDL file for post-configuration BST. The IEEE 1149.1 BSDL files for new devices can be generated in Quartus® II design software version 8.0 and later. For the steps on generating BSDL files by using Quartus II software, please refer to  BSDL Files Generation in QII.

Downloads

  • IEEE 1149.1 BSDL Files
  • IEEE 1149.6 BSDL Files
  • IEEE 1532 BSDL Files
  • Solution for Post-configuration BSDL File : BSDLCustomizer (ZIP) 
  • Preconfig BSDL Customizer (ZIP)
  • Basic Boundary-Scan Test Troubleshooting Guideline (PDF)
  • FAQs (PDF)
  • Generate BSDL (tcl)

Related Documents

  • AN 39: IEEE 1149.1 (JTAG) Boundary-Scan Testing in Altera® Devices (PDF)
  • IEEE 1149.1 (JTAG) Boundary-Scan Testing for MAX® II Devices (PDF)
  • IEEE 1149.1 (JTAG) Boundary Scan Testing for Cyclone® II Devices (PDF)
  • IEEE 1149.1 (JTAG) Boundary Scan Testing in Stratix® II & Stratix II GX Devices (PDF)
  • IEEE 1149.1 (JTAG) Boundary Scan Testing in Stratix III Devices (PDF)
  • JTAG Boundary Scan Testing in Stratix IV Devices (PDF)
  • IEEE 1149.1 (JTAG) Boundary Scan Testing for Cyclone III Devices (PDF)
  • IEEE 1149.1 (JTAG) Boundary Scan Testing for Arria® GX Devices (PDF)
  • JTAG Boundary Scan Testing in Arria II GX Devices (PDF)
  • MorphIO: An I/O Reconfiguration Solution for Altera Devices (PDF)

Related Links

  • IEEE 1532 Programming
  • Boundary-Scan Tool
  • Boundary-Scan Third-Party Vendor Support
  • Visit mySupport
给本页评分


  • 设计软件
    • Quartus II 订购版
    • Quartus II 网络版
    • MegaCore IP库
    • ModelSim-Altera
    • Nios II EDS
    • DSP Builder
    • OS支持
  • 存档
    • 所有服务包
    • 所有设计软件
  • 许可
    • 获取和管理许可
    • 许可FAQ
    • 许可监控
  • 编程软件
    • Quartus II 编程器
    • Jam™ STAPL软件
  • 驱动
    • 电缆和适配器驱动
  • 电路板布板和测试
    • BSDL模型
    • SPICE模型
    • IBIS模型
    • 原理图检查工作表
    • 布板检查工作表
    • Cadence PCB库
    • Mentor Graphics PCB库
    • Gerber文件
  • 原有软件
    • MAX+PLUS II
    • 其他原有软件
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻