Quartus® II 软件设计系列：基础
8小时在线课程
课程说明
本课程提供简体中文音频。这一8小时的在线培训课程将向您介绍怎样使用 Quartus® II 软件7.1来开发FPGA或者CPLD。课程分段讲述，操作方便。您将建立一个新工程，输入新的或者已有的设计文件，使用编程器来编译并配置器件。您还可以输入内部和I/O基本时序约束，使用Quartus II 软件中的时序分析器TimeQuest针对这些时序约束对设计进行分析。您还将学习一些技巧来帮助您规划设计。利用Quartus II 的功能，您能更迅速地达到设计目标。您还可以学习怎样规划并管理I/O分配，了解软件是怎样与综合以及仿真通用EDA工具实现接口的。
课程结束时
- 预先确定工程来规划设计
- 建立、管理并编译Quartus II 工程
- 使用引脚规划器来规划并管理器件I/O分配
- 分配时钟和I/O约束，提高设计性能。
- 使用TimeQuest来分析时钟以及输入/输出时序
- 查看编译结果
- 选择并生成正确的文件，在EDA仿真工具中仿真设计
- 使用Quartus II 仿真器对设计进行仿真 ( 可选 )
- 对Altera器件进行配置或者编程
需要的技能
- 数字逻辑设计背景知识
- 能够使用VHDL、Verilog或者EDA原理图工具来描述硬件系统
- PC和Windows 操作系统使用经验
 |
|
使用Quartus II 软件：简介
1.5小时在线课程
课程说明本课程提供简体中文音频。您将熟悉Quartus II 软件7.0基本设计环境。课程向您介绍FPGA设计流程基本步骤以及在流程中怎样使用Quartus II 软件，并利用一个工具举例说明从设计输入到器件编程的整个过程。您将通过Quartus II 软件用户界面学习基本功能，例如从哪里建立新工程，怎样进行引脚分配，找到Quartus II 软件编译输出信息等。
课程完成- 使用新的工程向导来建立新工程
- 利用MegaWizard® 插件管理器来轻松建立并配置宏功能
- 在编译报告中检查输出信息
- 利用设置和分配来控制设计过程和硬件选项
- 使用引脚规划器来建立I/O分配
- 进行Quartus II 软件仿真
- Altera® FPGA或者CPLD编程
- 数字逻辑设计背景知识
|
|
利用TimeQuest静态时序分析器来验证性能
1小时在线课程
课程说明
本课程提供简体中文音频。您将使用Quartus II 软件6.1中的TimeQuest静态时序分析器工具来验证FPGA或者结构化ASIC的性能。您还可以使用TimeQuest来建立时序约束(例如，分配)，使用所支持的Synopsys设计约束(SDC)，从TimeQuest用户界面和脚本文件中生成时序报告。
课程完成- 使用Altera FPGA或者结构化ASIC时，利用TimeQuest来进行时序分析
- 利用TimeQuest所支持的SDC命令来控制适配，对比时序结果，对设计进行约束
- 使用TimeQuest GUI来建立时序约束
- 在TimeQuest中生成时序报告，对其进行解释，以验证内部性能和I/O器件性能
我们建议先完成以下课程：
需要的技能- 数字逻辑设计背景知识
- 熟悉PC和Windows操作系统
- 了解FPGA基本设计流程
- 具备以下之一：
- 完成“使用Quartus II 软件:简介”在线培训课程
- 学习了Quartus II 软件在线帮助中的教程
- 扎实的Quartus II 软件工作经验
|
|
Quartus II 软件中的原理图设计
0.5小时在线课程
课程说明
本课程提供简体中文音频。您将学习怎样使用Quartus II 软件6.0图形编辑器来建立原理图设计，学习怎样使用Quartus II 软件安装的函数库(例如，乘法器、滤波器等)，以及怎样生成自己的定制函数等。
课程完成- 利用图形编辑器建立原理图
- 将原理图和HDL文件转换为原理图符号
- 数字逻辑设计背景知识
|
|
SignalTap II 逻辑分析仪的使用
1小时在线课程
课程说明
本课程提供简体中文音频。此次培训介绍在使用Quartus II 软件6.0进行片内调试时SignalTap® II 逻辑分析器所具有的优点。培训结束时，您将熟悉SignalTap II 调试流程，知道怎样利用这些流程来完成主要任务。您还能了解到在哪里可以找到其他的支持和信息资源。
课程完成对于一个FPGA设计，您将能够：
- 在设计中加入一个或者多个SignalTap II 逻辑分析器实例
- 配置SignalTap II 逻辑分析器，对设计进行调试
- 定义上电和运行时触发事件
- 利用渐进式编译来缩短重新编译的时间
- 运行SignalTap II 逻辑分析器，采集由触发器设置定义的数据
- 分析触发事件采集到的数据，利用这些数据来找到并改正设计中的问题
我们建议先完成以下课程：
需要的技能- Quartus II 软件(包括渐进式编译)、Nios® II 处理器和Nios II IDE基本知识
- 外部逻辑分析仪工作原理(可选)
|
|
SOPC Builder
1小时在线课程
课程说明
本课程提供简体中文音频。SOPC Builder是一款自动系统开发工具，大大简化了高性能可编程芯片系统(SOPC)设计任务。该工具自动完成SOPC开发的系统定义和集成，从而加速了产品面市。SOPC Builder集成在 Quartus II 软件7.1中。通过SOPC Builder，Altera为设计人员提供了功能强大的开发平台，利用常见的系统元件来构建基于总线的系统。SOPC Builder库元件可以是非常简单的固定逻辑模块，也可以是非常复杂、动态生成的参数化子系统。
课程完成- 试用实现SOPC系统的各种选项
- 利用Altera技术完成一个SOPC系统
- 选择并参数化IP内核，将其合并到SOPC设计中
- 分析Avalon® 交换架构
- 设计Avalon从机外设
- 设计具有从机和主机功能的复杂Avalon外设
- 数字逻辑设计背景知识
- 熟悉嵌入式系统
- 熟悉某些总线协议
|
|
使用Nios II 处理器
2小时在线课程
课程说明
本课程提供简体中文音频。此次课程向您介绍Nios II 嵌入式软核处理器7.1、SOPC Builder工具，以及Nios II IDE集成软件开发环境。您将学习怎样利用SOPC Builder，通过简单地按动按钮来轻松开发并配置全定制Nios II 处理器硬件系统。该课程还向您深入介绍怎样开发可编程逻辑器件软件，利用Nios II 开发套件对设计进行原型开发。我们还将讨论套件中您可以使用的部分元件和外设，以及怎样将您自己的定制逻辑融合到任意系统中。
课程完成- 能够利用Quartus II 软件和SOPC Builder工具来配置Nios II 嵌入式处理器
- 熟悉使用Nios II IDE集成软件开发环境
- 彻底掌握Nios II 处理器设计流程
- 能够从SOPC Builder中生成Nios II 处理器硬件描述语言(HDL)输出文件
我们建议先完成以下课程：
需要的技能- 数字逻辑设计背景知识
- Quartus II 开发软件工作经验
- 嵌入式系统C语言编程知识
|
|
Quartus II 软件中的仿真
0.5小时在线课程
课程说明
本课程提供简体中文音频。您将学习怎样使用Quartus II 软件6.0中的仿真器来进行功能和时序仿真，学习怎样建立用作仿真器激励的矢量波形文件。您还将学习怎样利用仿真器的各种功能进行HDL转换，这些功能包括断点、功耗分析文件生成以及波形文件等。
课程完成- 在Quartus II 软件中仿真FPGA或者CPLD设计
- 建立一个矢量波形文件
- 加入断点，暂停仿真，或者生成消息
- 查看并对比仿真结果
- 数字逻辑设计背景知识
- 熟悉FPGA或者CPLD设计流程
- 原理图、VHDL或者Verilog HDL设计输入知识
|
|
Nios II 处理器开发软件：工具简介
0.5小时在线课程
课程说明
本课程提供简体中文音频。如果您还不熟悉Nios II 嵌入式软核处理器开发和 Altera 的嵌入式产品，那么“为Nios II 处理器开发软件”在线培训系列第一部分是一个很好的开始。将向您介绍Nios II 嵌入式设计包(EDS)中Nios II 处理器所需要的嵌入式软件工具。您还可以了解能够使用的 IP、软件包、操作系统、器件驱动和开发套件。此次培训提供资源和支持信息的实用链接。
课程结束时
- 理解Nios II EDS提供的嵌入式工具和软件
- 理解Altera以及Altera合作伙伴提供的Nios II 处理器软件工具
- 理解IP内核、器件驱动、操作系统、开发套件、软件包，例如网络堆栈、图形库、文件系统等
- 知道从哪里可以获得资源和支持的详细信息
需要的技能
- 嵌入式开发工具的基本知识
|
|
Nios II 处理器开发软件：设计流程
0.5小时在线课程
课程说明
本课程提供简体中文音频。如果您希望了解Nios II 处理器软件开发流程，那么“为Nios II 处理器开发软件”在线培训系列第二部分是一个很好的开始。将向您介绍嵌入式设计的所有流程，包括硬件(FPGA)设计流程，以及软件开发设计流程。最后，讨论闪存编程器流程。
课程结束时
- 理解所有嵌入式设计流程
- 理解Quartus II 软件和SOPC Builder中的硬件(FPGA)设计流程
- 理解软件开发流程
- 理解闪存编程器流程
预备知识
我们建议先完成以下课程：
需要的技能
- 嵌入式开发工具的基本知识
- Quartus II 软件、Nios II EDS和SOPC Builder基础
|
|
Nios II 处理器开发软件：调试入门
0.5小时在线课程
课程说明
“Nios II 处理器开发软件”在线培训系列第一部分涵盖了Nios II 处理器软件调试的基本原理。将向您介绍Nios II IDE调试器及其功能的基本知识。您可以观看怎样在Nios II IDE中建立调试会话的演示，并调试一个小应用程序。
课程结束时
- 理解Nios II IDE调试器
- 能够建立调试会话，调试Nios II 应用程序
预备知识
我们建议先完成以下课程：
需要的技能
- 嵌入式开发工具的基本知识
- Quartus II 软件、Nios II EDS和SOPC Builder基础
|
|
Nios II 处理器开发软件：HAL入门
0.5 小时在线课程
课程说明
“Nios II 处理器开发软件”在线培训系列第一部分揭示了Nios II 硬件抽象层HAL的基本原理。将向您介绍Nios II HAL的基本概念，以及加速Nios II 处理器软件开发的各种HAL源。
课程结束时
- 理解开发应用软件使用的各种HAL源
预备知识
我们建议先完成以下课程：
需要的技能
- 嵌入式开发工具的基本知识
- 嵌入式系统开发所需要的C编程知识
- Quartus II 软件、Nios II EDS和SOPC Builder基础
|
|
Verilog HDL基础
0.5小时在线课程课程说明
本课程提供简体中文音频。课程简要介绍Verilog硬件描述语言(HDL)，及其在可编程逻辑设计中的应用。重点介绍Verilog HDL的综合结构；当然，您还将学到某些仿真结构。您将掌握Verilog HDL的基本知识，以便开始建立自己的设计。采用Quartus II 软件8.0进行演示。
课程结束时，您将能够
- 知道Verilog HDL语言的起源
- 理解语言基础
- 使用Verilog HDL构建模块(设计单元)，包括模块、端口、处理和分配等。
- 能够对代码类型进行建模，包括行为代码类型和结构代码类型。
- 理解Verilog HDL设计方法，以及仿真模型和综合模型之间的不同。
- 数字逻辑设计背景知识
- 预先掌握某种编程语言(例如，“C”语言)
- 不需要预先掌握Verilog HDL或者Quartus II 软件
该课程是以下Altera培训课程的一部分：
|
|
VHDL基础
1小时在线课程
课程说明
本课程提供简体中文音频。此次在线课程将向您简要介绍VHDL语言及其在逻辑设计中的应用。在课程结束时，您将能够理解VHDL模型的基本构成，并知道怎样使用它。您还将掌握在综合以及仿真环境中使用的基本VHDL结构。您还能构建完整的逻辑结构，将其综合至可编程逻辑器件硬件中。最后，学会把整个模型连接在一起，建立层次设计。
课程结束时，您将能够- 理解仿真和综合环境
- 使用VHDL设计单元，包括实体、体系结构、配置和封装等。
- 使用assignment声明、process声明、if声明、case声明和循环等语言结构来构建VHDL模型
- 建立可综合模型(行为代码类型)
- 使用VHDL组件例化来建立层次(结构代码类型)
- 数字逻辑设计背景知识
- 预先掌握某种编程语言(例如，“C”语言)
该课程是以下Altera培训课程的一部分：
|
|
采用Stratix IV GX FPGA进行10/100/1000 Mb & 10Gb以太网设计
1.5小时在线课程
课程说明
这一在线课程将向您介绍怎样使用Quartus® II 软件8.0，面向Stratix® IV GX FPGA来构建以太网解决方案。在此次课程中，您将学习怎样为您的以太网设计配置Altera三速以太网(TSE) MegaCore® IP功能，怎样使用SOPC Builder工具将其连接至系统互联架构。对于10G 以太网解决方案，您可以使用10G 以太网参考设计来迅速启动自己的设计。最后，了解怎样直接配置Stratix IV GX收发器，支持以太网模式，并把它和FPGA逻辑中实现的定制介质访问控制(MAC)模块相连接。
课程结束时，您将能够
- 在使用Stratix IV GX收发器时，掌握TSE MegaCore IP的特性和功能。
- 配置单独的TSE MegaCore，并在设计中实现。
- 在SOPC Builder系统中置入TSE组件
- 利用10G 以太网参考设计来建立定制10G 以太网解决方案
- 为定制以太网MAC方案配置Stratix IV GX收发器
预备知识
我们建议先完成以下课程：
需要的技能
- 理解以太网技术规范
- 熟悉常用的高速收发器体系结构，或者看过在线课程“收发器基础”。
- 熟悉FPGA/CPLD设计流程
- 以下之一：
- 完成了在线课程“使用Quartus II 软件：简介”
- 完成了由教师指导、或者在线课程“Quartus II 软件设计系列：基础”
- 精通Quartus II 软件
其他培训课程
该课程是以下Altera培训课程的一部分：
|
|
采用Stratix IV GX FPGA设计PCI Express
1小时在线课程
课程说明
本课程提供简体中文音频。您将学习怎样面向Stratix® IV GX器件来构建PCI Express解决方案。您将了解可用的PCI Express硬核IP模块，掌握怎样使用Quartus® II 软件8.0来定制模块层，建立自己的PCI Express Gen 1或者Gen 2设计，以及怎样使用SOPC Builder工具，在系统互联架构中集成PCI Express解决方案，实现嵌入式系统。最后，您能够通过需要的步骤连接自己的定制协议层/数据链路层模块和内置Stratix IV GX收发器PCI Express物理接口(PIPE)。
课程结束时，您将能够
- 阐述Stratix IV GX器件中PCI Express硬核IP模块的特性和功能
- 使用PCI Express硬核IP配置PCI Express解决方案
- 在SOPC Builder中成功地集成PCI Express硬核IP方案，说明怎样与系统互联实现接口。
- 针对定制PCI Express方案来配置Stratix IV GX PHY
需要的技能
- 理解PCI Express协议规范
- 熟悉常用的高速收发器体系结构，或者看过在线课程：“收发器基础”。
- 熟悉FPGA/CPLD设计流程
- 以下之一：
- 完成了在线课程“使用Quartus II 软件：简介”
- 完成了由教师指导的或者在线课程“Quartus II 软件设计系列：基础”
- 精通Quartus II软件
其他培训课程
该课程是以下Altera培训课程的一部分：
|
|
采用Stratix IV GX FPGA设计Serial RapidIO
1.5小时在线课程
课程说明
本课程提供简体中文音频。这一在线课程将向您介绍怎样使用Quartus® II软件8.0面向Stratix® IV GX FPGA来构建Serial RapidIO解决方案。在此次课程中，您将学到怎样为您的RapidIO设计配置Altera RapidIO MegaCore® IP功能，并使用SOPC Builder工具将其连接至系统互联架构。您还将掌握怎样针对物理层来直接配置Stratix IV GX收发器，以便连接自己的定制RapidIO逻辑和传送层模块。
课程结束时，您将能够- 在使用Stratix® IV GX收发器时，掌握RapidIO MegaCore IP的特性和功能。
- 配置Serial RapidIO设计模块，并将其置入到SOPC Builder系统中。
- 阐述RapidIO内核怎样与系统互联架构实现接口
- 针对定制RapidIO解决方案来配置Stratix IV GX收发器
- 理解RapidIO技术规范
- 熟悉常用高速收发器体系结构，或者看过在线课程：“收发器基础”。
- 熟悉FPGA/CPLD设计流程
- 以下之一：
- 完成了在线课程“使用Quartus II软件：简介”
- 完成了由教师指导的或者在线课程“Quartus II 软件设计系列：基础”
- 精通Quartus II 软件
该课程是以下Altera培训课程的一部分：
|
|
