 |
日期：2009年8月11日至9月8日
|
Altera技术巡展将在中国 、印度 、韩国 、马来西亚 、新加坡和台湾举行。您可以通过下面的链接获得所有的活动日程、研讨摘要 、和注册联系方式。
演讲主题
- Altera 40-nm产品支持的LVDS/收发器体系结构和特性
- 采用Altera Arria II GX FPGA，缩短您的3-Gbps收发器设计时间
- 采用FPGA轻松快捷地设计嵌入式系统
- 使用Altera视频工作台构建视频系统
- DSP Builder高级模块集(DSPB-AB)是怎样推动无线系统设计的
- 采用Altera解决方案开发工业系统
- 采用Altera FPGA设计低功耗低成本远端射频单元(RRU)
- 使用SDC时序约束和TimeQuest时序分析功能缩短产品面市时间
注释：
- 各城市的主题将会有所不同
- 请点击研讨标题，了解会议的简要介绍。
活动日程和登记
为能够提前给您预留席位，请下载登记表格(下载doc格式，下载pdf格式）并传真或者发邮件至相应的销售代表处或代理商。
中国
日期 |
城市 |
||||
2009年8月11日 |
上海 |
||||
|
|||||
2009年8月13日 |
杭州 |
||||
|
|||||
2009年8月18日 |
南京 |
||||
|
|||||
2009年8月20日 |
北京 |
||||
|
|||||
2009年8月25日 |
武汉 |
||||
|
|||||
2009年8月27日 |
西安 |
||||
|
|||||
2009年9月1日 |
深圳 |
||||
|
|||||
2009年9月3日 |
广州 |
||||
|
|||||
2009年9月8日 |
成都 |
||||
|
|||||
摘要
Altera 40-nm产品支持的LVDS/收发器体系结构和特性
Altera的40-nm FPGA增强新特性为现场高速链路应用提供了更多的解决方案。采用Soft-CDR技术，用户可以开发高密度HSSIO应用，例如24端口GE和其他专用协议邓等。延时不确定性等改进收发器特性进一步增强了对现场应用的支持。
采用Altera Arria II GX FPGA，缩短您的3-Gbps收发器设计时间
收发器设计面临很多挑战，例如多种设计环境、有限的设计资源、产品及时面市限制以及严格的功耗预算等。Arria® II GX FPGA能够帮助您解决这些挑战，缩短3 Gigs应用设计时间，轻松完成您的设计。在这一部分中，您将了解到：
- 在45分钟内实现可行的PCIe设计
- 使用单一设计环境，提高效能。
- 使用成熟可靠的知识产权(IP)和设计实例，缩短开发时间，降低开发成本。
- 采用功耗最低的3G FPGA，满足您的功耗预算。
嵌入式系统面临一些挑战，例如降低成本、减小电路板面积、CPU过时、缩短交付时间、功耗限制以及符合市场需求的新特性等。FPGA和Nios II、嵌入式软核RISC处理器将外部嵌入式器件集成到可编程逻辑器件中，从而解决了这些挑战。在此次研讨中，您将了解到怎样在可编程逻辑中实现嵌入式系统，构建基于处理器的硬件系统，并在上面运行软件。您还会了解到怎样使用Altera SOPC Builder工具来配置并集成硬核IP模块，迅速轻松地构建整个系统。
视频系统开发所面临的挑战包括复杂算法开发，提高系统灵活性和可扩展性以及缩短产品面市时间等。Altera视频工作台，即BRISK，包括视频图像处理构建模块IP、高清晰1080P参考设计、Avalon互联架构接口、SOPC builder和开发套件，能够帮助您迅速构建可更新、使用方便的视频系统，从而解决了这些挑战。在这一主题中，您将学习在可编程逻辑中构建嵌入式视频系统的基础知识，深入理解设计方法和系统级工具，怎样使用视频IP模块大大简化设计过程，怎样构建可定制视频系统，使用嵌入式处理器对其进行动态修改等。
DSP Builder高级模块集(DSPB-AB)是怎样推动无线系统设计的
无线设计工程师在设计中尽力满足下一代无线系统对更高数据速率的要求，他们面临两个极具挑战性的目标：同时提高频谱效率和带宽，保持较低的单位比特成本。MIMO、OFDM和TDD是达到这些目标最可行的多通道技术。DSP Builder高级模块集增加了新模块，包括独特的综合技术，非常适合应用于这些多通道和定制设计。而且，在FPGA中实现起来非常简单，加快了设计过程。在此次研讨中，您将看到怎样在The MathWorks的Simulink中使用DSP Builder高级模块集；了解怎样构建多通道FIR滤波器，观看实际的设计实例。
越来越多的工业设计现在采用了包括FPGA和CPLD在内的Altera可编程逻辑器件(PLD)，这些设计要求产品能够迅速面市，解决方案不但灵活而且成本低。从工厂自动化设备、可编程逻辑控制器(PLC)和I/O模块直至饲服驱动器和运动控制器，您都可以在PLD基础上迅速改动您的产品，在支持新功能的同时保持平台互操作性不变。通过此次研讨，您将了解到怎样采用Altera工业解决方案来构建典型的工业平台。
采用Altera FPGA设计低功耗低成本远端射频单元(RRU)
无线网络运营商目前越来越重视采用低功耗、小外形封装和低成本射频接入设备，从而减小资金投入(CAPEX)和长期运营开支(OPEX)。 设备供应商面临满足运营商需求这一挑战，因此，在设计他们的产品时必须选择合适的IC解决方案，不但功耗低，集成度高(从而减小了外形封装)，而且成本低。这一研讨将向您介绍Altera全系列40nm FPGA和ASIC，它们针对低功耗、低成本和高集成度进行设计，帮助无线设备供应商解决所面临的挑战。结合使用方便的软件工具以及知识产权(IP)，Altera能够提供各种芯片系统(SOC)解决方案，非常适合远端射频前端、无线转发器和大量的其他RF应用。
使用SDC时序约束和TimeQuest时序分析功能缩短产品面市时间
在65nm以及今后的工艺节点，设计人员面临越来越复杂的设计挑战，需要功能更强、更灵活的时序分析工具。Quartus II TimeQuest时序分析器的时序分析功能比Quartus II 标准时序分析器以及业界其他时序分析工具更强大，它支持高效的业界标准Synopsys设计约束(SDC)，使用业界标准术语进行简单报告，具有产品及时面市等优势。在这一技术研讨中，您将了解什么是TimeQuest时序分析器，它怎样帮助您缩短产品面市时间，您还可以观看一个实际的TimeQuest演示。
