2008中国国际集成电路研讨会暨展览会
利用创新的可编程逻辑架构实现低功耗设计
Altera将参加第13届中国国际集成电路研讨会暨展览会深圳和上海站的展示，并在深圳、上海和北京三个城市有精彩演讲。欢迎参观Altera的展位并参加Altera演讲，了解Altera如何利用Altera创新的可编程逻辑架构实现低功耗设计，与Altera合作，加速实现您的设计。
日期 |
城市 |
地址 |
展位 |
技术研讨会 |
3月3日-4日 |
深圳 |
深圳会议展览中心2厅
|
#2K 19 展位 |
3月3日
时间：下午 3:40–4:30 |
3月6日-7日 |
北京 |
中国国际贸易中心 |
|
3月6日
时间：下午 2:40–3:30 |
3月10日-11日 |
上海 |
上海世贸商城 |
#4T 27 展位 |
3月10日
时间：下午 2:40–3:30 |
参观Altera展位，了解以下信息：
- Stratix® III FPGA可编程功耗技术平衡您的功耗和性能需求
- Cyclone® III FPGA实现了前所未有的功耗、高性能和低功耗组合
- 零功耗Max® IIZ CPLD实现便携式应用的功耗、封装和价格优势
- Nios® II 嵌入式处理器的低成本评估平台
- 为汽车导航和后座娱乐系统等多种应用提供可更新的创新设计
- FPGA在高清晰显示器中的应用等
参加技术研讨会，了解Altera的技术解决方案
技术研讨会
主题：利用零功耗CPLD，满足功耗、面积和成本需求
深圳、上海站演讲人：
张洵瑜
Altera亚太区低成本产品市场经理
北京站演讲人：
李建
Altera北中国区现场技术支持经理
摘要：
随着消费者对小型、快速和低价产品需求的迅速增长，便携式应用设计人员在功耗、体积和成本上面临的限制越来越多。Altera新的零功耗MAX IIZ CPLD为便携式应用领域带来了可编程逻辑的优势，包括灵活性、产品快速面市以及电路板级集成。和体积相似的传统宏单元CPLD相比，设计人员利用MAX IIZ CPLD能够获得更多的I/O和逻辑资源。设计人员可以通过MAX IIZ CPLD来增加新功能或者修改现有功能来满足客户的需求，实现和新I/O元件的接口，还可以支持新的传输标准和媒体格式。这样，设计人员要比单独采用ASIC或者ASSP时更能突出产品优势，迅速将产品推向市场。此外，MAX IIZ CPLD还可以用作低功耗协处理器，将系统任务从高功耗主处理器卸载到低功耗CPLD中。
深圳
日期：3月3日
时间：下午3:40
地点：深圳会议展览中心 312会议室
北京
日期：3月6日
时间：下午2:40
地点：北京中国大饭店地下8A会议室
上海
日期：3月10日
时间：下午2:40
地点：上海世贸商城 南楼4A会议室
幸运抽奖
参观Altera展位并参加每日两次的幸运大抽奖，赢得精美礼品！
相关链接
|
文档资料
> 
