

# 基于 FPGA 的光纤纵差保护同步接口的设计与实现

伍小刚 丁敏 俞波

(国电自动化研究院, 江苏省南京市 210003)

**摘要:** 同步接口是光纤纵差保护装置的重要组成部分, 本文介绍了 Cyclone II FPGA 在光纤纵差保护同步接口中的应用, 详细地阐述了 FPGA 实现光纤纵差保护同步通信接口的原理。大规模可编程逻辑技术使得光纤保护同步接口硬件简单高效, 软件模块配置灵活, 从而提高了光纤纵差保护装置通信的可靠性和稳定性。该设计可作为光纤纵差保护同步通信接口的典型方案而在电力系统中得到越来越广泛的应用。

**关键词:** 光纤纵差保护; FPGA; 同步接口

## Design and Implementation of the Fiber-optical Current Differential Protection Synchronous Interface Based on FPGA

Wu Xiaogang, Ding Ming, Yu Bo

(Nanjing Automation Research Institute, Nanjing 210003, China)

**Abstract:** Synchronous interface is one of the most important parts of the fiber-optical current differential protection. In this paper, the application of Cyclone II FPGA in the fiber-optical current differential protection synchronous interface is discussed, the principle of the synchronous interface realized with FPGA is also given out in detail. It is shown that not only the interface hardware can be simple and high-powered but also the interface software can be configured flexibly by using a programmable logic device in the design of fiber-optical protection, by that means, the communication performance and reliability can be improved. The design can be used more and more widely in the power system as typical scheme of the fiber-optical current differential protection synchronous interface.

**Key words:** fiber-optical current differential protection; FPGA; synchronous interface

## 0 引言

继电保护是电力系统安全稳定运行的重要保障, 而光纤通信技术的发展使得光纤在继电保护中得到越来越广泛的应用, 以光纤为媒质的电流纵差保护因有其他保护形式无法比拟的各种优点正受到越来越多的关注和推广应用。光纤纵差保护中, 两侧装置如何可靠、准确的同步是设计中的焦点, 因此光纤纵差保护中同步接口的设计非常关键<sup>[1]</sup>, 另外, 如何改善通信的可靠性也是大家关注的重点问题。当保护装置直连时, 须配置光纤数字同步接口; 当保护装置通过 PCM 交换机或者 PDH/SDH 设备进行远距离传输数据时, 必须提供符合 ITU-T G. 703 的同向 64Kbit/s 接口器或者 2.048Mbit/s 接口器 (即 E1 接口器), 这两种接口也是数字同步接口, 一般放在与主保护装置配套的光端机中实现。

传统的保护同步接口电路设计是采用许多相关的芯片堆砌电路, 这不但降低了通信的可靠性, 同时也难以灵活满足保护系统的要求。而灵活运用大规模可编程逻辑技术, 设计出完善的符合要求的专用电路, 不但大大改善了通信的性能, 而且使得整个同步接口系统通信可靠、灵活、维护方便<sup>[4]</sup>。

## 1 光纤纵差保护的构成和通信方式

### 1.1 光纤纵差保护的构成

光纤纵差保护的基本原理是通过交换线路两侧的模拟量, 比较两侧电流方向或大小来判断被保护线路上是否发生了短路, 以决定保护是否动作。纵差保护原理的理论基础是基尔霍夫电流定律的, 对于电力系统高压、超高压输电线路保护来说, 它具有良好的“天然”选相能力和良好的网络拓扑适应能力 (能适应

任何型式的输电线路), 对于提高电力系统的安全稳定性和输电供电的灵活性为目标的电网的建设, 具有非同寻常的意义。

图 1 是两端光纤电流纵差保护装置构成线路保护的典型示意图。




图 1 光纤电流纵差保护系统构成  
Fig.1 The structure of fiber-optical current differential protections system

### 1.2 光纤纵差保护的通信方式

当被保护的高压线路距离较短 (几十公里) 时, 两端光纤纵差保护装置可以采用专用光纤直接连接, 如图 2 所示。




图 2 专用光纤方式连接  
Fig.2 The protections connected by special optical fiber

当被保护的高压线路距离较长 (上百公里) 时, 两端光纤纵差保护装置必须通过复接设备交换数据, 如图 3 所示。




图 3 数字复接方式连接  
Fig.3 The protections connected by digital multiplexer

## 2 硬件实施方案

光纤纵差保护装置不管采用专用方式连接还是复用方式连接。都涉及到两端装置同步以及通信可靠的问题。因此同步接口是光纤纵差保护中的重要组成部分。在进行同步接口设计时，没有采用传统的芯片堆砌的方法，而是采用大规模现场可编程阵列芯片，与同步通信和传输有关的逻辑放在 FPGA 内部实现。

### 2.1 通信板硬件实现

保护装置中的同步接口放在数字同步接口板中实现，SCC(串行通信控制器)与 CPU 进行数据交互(主要是数据收发、链路层协议转换、物理层误码检测等)，其余的工作由 FPGA 来完成。考虑通道冗余和“T”型线路，保护装置设计了 A 和 B 两个通道，虽然可用一片 FPGA 来完成两个通道的所有设计，由于电力系统中保护的重要性，每个通道用一片 FPGA。另外，SCC 的工作也可放在 FPGA 内部实现，但是这样一来大大增加了 FPGA 的工作量，人为地延长了开发周期。最终确定了图 4 所示的硬件方案，可以看出，数字同步接口板结构非常简单，硬件设计很快就可以完成。




图 4 通信板结构框图

Fig.4 Schematic diagram of communication board

### 2.2 光端机硬件实现

当保护装置复接方式连接时，符合 ITU-T G. 703 的同向 64Kbit/s 接口和 E1 接口放在配套的光端机中实现。由于保护的的特殊性，光端机也必须自己开发，这样才能与保护装置配合通信从而交换数据。光端机采用一片 FPGA 实现全部需要的软件功能，硬件模块就变得非常简单。光端机硬件结构如图 5 所示。




图 5 光端机结构框图

Fig.5 Schematic diagram of fiber optics

### 2.3 FPGA 选择

在 Quartus 5.0 下对各模块如码型变换、数字锁相环、FIFO (First-In First-Out)、串并变换、码速调整等编程仿真后统计所需硬件资源，并考虑各环节帧失步、误码告警、误码纠错、信号中断、帧校验等扩展功能，另外，考虑和复接设备进行 E1 通讯有必要做好成帧和非成帧两种方式。还有，为了升级需要，FPGA 还预留了附加信息接口。考虑以上种种因素，选择 Altera 公司性价比很高的 Cyclone II 系列 FPGA EP2C5Q208C8，配置芯片采用 EPCS1。FPGA 的资源如表 1 所示。

表 1 FPGA 资源  
Tab.1 FPGA resource.

器件	EP2C5
逻辑单元	4,608
M4K RAM块 (4k比特+512校验比特)	26
总比特数	119,808
PLLs	2
用户I/O管脚	142
差分通道	58

从表 1 中可以看出, Cyclone II FPGA 芯片提供了丰富的资源, 能充分满足软件设计和系统升级的需要, RAM 块能方便足够宽度和深度的 FIFO 单元设计, PLLs 单元能为整个逻辑提供可靠精确的时钟树, 满足系统的时序逻辑设计。I/O 管脚还能输入输出各种差分电平, 增强了信号的抗干扰能力。

### 3 软件实现方案

#### 3.1 同步接口板实现逻辑

保护装置中的同步接口实现原理如图 6 所示, 通信控制器送过来的保护数据连同附加信息一起传送到线路对端。因为附加信息的速率与保护数据速率不一样, 所以要插入适当比特, 然后进入编码模块变成适合在光纤中传输的码流, 经光模块发送到光纤中, 这里光纤信道码型采用 CMI 码。接收时, 信号分成两路, 一路送数字锁相环模块, 恢复出系统所需的各个时钟; 另一路进入信道解码模块, 然后经串并变换模块进行数据分流, 得出保护数据送给通信控制器。时钟选择模块根据保护装置工作在专用方式还是复接方式, 来选择发送时钟是内时钟还是外时钟。同步接口板 B 通道软件方案和 A 通道一样。




图 6 通信板实现逻辑

Fig.6 Logic diagram for of communication board realization

#### 3.2 光端机实现逻辑

为了适应变电站现场的各种情况, 设计的光端机可以提供 1 路 E1 接口和多路 64Kbit/s 接口。两种接口可任意选择, 64Kbit/s 接口也可以任意组合, 配置相当灵活。另外, 光端机对外还提供各种中断、失步、

告警等信息。从图 7 可以看出，同步接口板 FPGA 的一些软件模块可以在光端机内部直接得到复用。




图 7 光端机实现逻辑

Fig.7 Logic diagram for fiber optics realization

#### 4 部分模块仿真

软件采用 VHDL 语言编写，VHDL 原来是美国国防部于 20 世纪 70 年代开始研究发展的电路设计工具，并于 1987 年成为 IEEE 的一种标准语言<sup>[3]</sup>。使用 VHDL 处理的内部逻辑能很方便的修改、移植、升级，从而适应光纤纵差保护中的特殊需要。另外，通信板同步接口中的一些软件模块也可以在光端机中直接得到复用，无需再进行严格测试。更重要的是，VHDL 编写的数字锁相环的各个参数能方便修改，既能提高时钟跟踪速度，又能提高同步精度，这对于整个链路的同步非常重要。

##### 4.1 CMI 编码模块

常见的线路码型有 mBnB 码、mB1P 码、mB1C 码、CMI 码和 DMI 码、扰码、Biphase 码和 DM 码，光纤线路码的性能体现在线路速率、功率谱、误码增殖系数、误码监测、码字再同步时间、传输附加信息的可能性、比特序列独立性 (BSI)、系统的复杂性等九个方面。综合考虑后，采用了 CMI 码作为光纤线路

传输码。其变换规则为：“0”码变换为“01”码，“1”码变换为交替的“00”和“11”码。相应的仿真时序如图 8 所示，为了观察对比方便，部分输出波形向前挪移了几个周期（以下波形类似）。其中：

```
nrz      :in  std_logic;           --输入 NRZ 码流数据
clk2m    :in  std_logic;           --用于 CMI 编码的时钟
cmicodeo :out std_logic            --编码后的数据
```




图 8 CMI 编码模块仿真  
Fig.8 Simulation waveform for CMI encoder

#### 4.2 HDB3 编解码模块

ITU-T G.703 规定 E1 接口信道编码采用 HDB3 码（3 阶高密度编码）。HDB3 码是 AMI 码的改进型，主要是为了防止电路出现长时间无脉冲状态。编码分为三步：插“V”码；插“B”码；统一极性变换（单极性变双极性）。相应的仿真时序如图 9 所示。

```
add_v:process(clk2m,reset) --插“V”码
add_b:process(clk2m)      --插“B”码
output:process(clk2m)     --极性变换（FPGA 外加数据选择器，“负”极性变为真正的“负”电平）
```




图 9 HDB3 编码模块仿真  
Fig.9 Simulation waveform for HDB3 encoder

HDB3 解码比较简单，当遇到两个非零值同极性时就检出了“V”码，然后把前面的三个数据都清“0”即可。仿真时序如图 10 所示。




图 10 HDB3 解码模块仿真  
Fig.10 Simulation waveform for HDB3 decoder

### 4.3 数字锁相环模块

数字锁相环由 3 个模块组成，即数字鉴相器 (DPD)、数字环路滤波器 (DLF) 和数字压控振荡器 (DCO) 组成。不同类型的模块构成不同类型的锁相环。这里采用超前滞后型锁相环 (LL-DPLL) 从数据码流中提取时钟。DPLL 原理如图 11 所示。




图 11 DPLL 结构  
Fig.11 Structure of DPLL

由于从数据码流中提取时钟需要一个高倍的时钟源，采用了 Quartus 下自动生成的 PLL IP 核对晶振输入的时钟进行倍频，然后结合解码模块，如图 12 所示，BPDPLL 为倍频模块，Div20PLL 为时钟提取模块，cmitonrz 为解码模块。实验测得数字锁相环的同步精度小于 12ns (CMI 码流为 4M)，同步建立时间约为 2ms (不同的 K 值对应不同的实验值)。由于篇幅关系，这部分模块和其他模块的仿真波形不再给出。有兴趣的读者可以和作者联系交流。




图 12 倍频+DPLL+CMI 解码  
Fig.12 Multiple frequency+DPLL+CMI decoder

## 5 装置测试

### 5.1 测试设备

表 2 测试设备

Tab.2 Equipments for testing

序号	名称、型号、规格	数量	备注
1	SDH F9-120-04FA 北京光桥	2台	符合G.703标准的4路E1、光纤连接、可自环
2	PCM YKPCM30 广州邮科	2台	符合G.703标准的2路E1和16路64Kbit/s接口、光纤连接、可自环
3	光功率计 OPM3034B 深圳朗光	2台	测量范围+10~-60dbm
4	可变光衰减器 A级 深圳朗光	2台	衰减范围5~40db, 调节精度<0.2db
5	误码分析仪 YGBERT 2M 烽火科技	1台	BE/BER测试、ES/ESE测试、G.821误码分析等

### 5.2 测试方案

两台 PCM 可以直接互连，也可通过 E1 口和 SDH 设备连接，如图 13 所示。两台 SDH 设备采用光纤连接（本实验中光纤的最长距离为 20M），PCM 和 SDH 设备厂家都提供自环测试功能。保护装置采用光纤直连方式的测试本文就不给出，因为复接方式的测试包含了直连方式测试应该作的全部内容。




图 13 装置测试  
Fig.13 Test for fiber-optical current differential protections

#### 5.2.1 E1 测试方案

1. 先在 M 侧，将同步接口板设置成光纤自环方式，以检测保护设备是否工作正常；
2. 将 M 侧设置成近程 COM2（光端机）电自环工作方式，这样检测可以区分出是其他通讯厂家设备或者通道的问题还是自己装置的问题；
3. 远程电自环方式，即将 N 侧的 SDH 设备进行自环，检测远程通道是否正常；

4. 将 N 侧的光端机进行自环, 进一步检测通信设备和通信通道;
5. 在 N 侧进行同样的测试工作;
6. 用可变光衰减器改变光纤线路上的光功率, 记录光功率值, 并记录保护装置和光端机误码情况;
7. 模拟现场光接头可能接触不良或者没插好的情况, 记录光功率和误码情况;
8. 用误码仪进行误码测试, 并测试数据延时和时钟漂移、抖动等情况;

#### 5.2.2 64Kbit/s 测试方案

测试方法和 E1 测试类似

## 6 结论

以 Cyclone II FPGA 芯片为核心构造的光纤纵差保护同步接口有以下几个突出的优点:

- a. FPGA 使得整个同步接口硬件架构简洁、稳定, 软件模块清晰、同步性能优越;
- b. 利用同样的硬件平台实现 E1 接口和 64Kbit/s 接口, 软硬件得到复用, 产品测试和维护都很方便;
- c. VHDL 作为 IEEE 的一种标准语言, 其处理的 FPGA 内部逻辑灵活, 能适应光纤纵差保护中的特殊需要。FPGA 内部由统一的时序进行控制, 在硬件保持不变的前提下, 通过软件逻辑的不同组态, 可以实现不同的功能, 软件升级非常方便;

该设计和方案成功运用在光纤纵差保护装置中, 实验证明通信稳定可靠, 通道时延小。FPGA 实现的同步接口使得保护光纤纵差保护中两端装置能严格同步、准确、可靠地进行数据信息交互。随着大规模可编程逻辑器件技术的发展, FPGA 在光纤纵差保护中将得到更好更广泛的应用。

## 参考文献

- 1 张少凡 (Zhang Shaofang). 光纤在继电保护中的应用 (Application of optical fiber in relay protection). 广东电力 (Guangdong Electric Power), 2003, 16(4): 49~52.
- 2 徐志军, 徐光辉 (Xu Zhijun, Xu Guanghui) 编著. CPLD/FPGA 的开发与应用 (The Design and Application of CPLD/FPGA). 北京: 电子工业出版社 (Beijing: Publishing House of Electronics Industry), 2002.
- 3 卢毅, 赖杰 (Lu Yi, Lai Jie) 编著. VHDL 与数字电路设计 (VHDL and the Design of Digital Circuit). 北京: 科学出版社 (Beijing: Scientific Publishers), 2001.
- 4 唐成虹, 付建明, 刘宏君等 (Tang Chenghong, Fu Jianming, Liu Hongjun, et al). 光纤纵差保护装置中光纤数字接口的设计新方法 (A New Method for the Design of the Fiber-optical Digital Interface in Current Differential Protection). 电力系统自动化 (Automation of Electric Power System), 2005, 29(2): 83~85.
- 5 Altera Company. Cyclone II Device Handbook, 2005.

## 原创性声明

本人声明所提交的论文是在导师（技术负责人）的指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果。

丁敏 伍小刚  
2006-06-16

### 作者简介：

**伍小刚**（1978—），男，国电自动化研究院，硕士研究生，主要从事电力系统继电保护方面的研究。

**丁敏**（1979—），男，国电自动化研究院，硕士研究生，主要从事电力系统继电保护方面的研究。

**俞波**（1963—），男，国电自动化研究院，高级工程师，副总工程师，硕士生导师，主要从事电力系统继电保护方面的研究和管理工作的。

### 联系方式：

**伍小刚**—地址：江苏省南京市南瑞路 8 号国电自动化研究院南瑞科技研发中心

邮编：210003

电话：025-83092077，13851730899

E—mail: [wuxg@naritech.cn](mailto:wuxg@naritech.cn), [wxgby@163.com](mailto:wxgby@163.com)

**丁敏**—地址：江苏省南京市南瑞路 8 号国电自动化研究院科教中心

邮编：210003

电话：025-83092077，13912941436

E—mail: [dingahy@tom.com](mailto:dingahy@tom.com)