

# 基于 FPGA 的高精度超声波温度计设计

作者：蔡伟 刘淑香 向凤云

指导老师：张兴红 张天恒

( 重庆理工大学，机械检测技术与装备教育部工程研究中心，重庆 400054 )

**摘要：**以超声波在介质中的传播速度随温度变化而变化的特点为设计原理，以 FPGA 为控制核心，设计了高精度超声波温度计。在 FPGA 上同时实现了高速信号电路控制模块、高频信号发生器模块、信号自动采集控制模块以及 NIOS II 软核处理器模块，解决了设计的关键性技术问题，并降低了成本，减小了体积。通过处理器进行了特殊的软件细分插补算法来对采集的数据进行分析处理，并通过理论分析和实验验证了该方法能够达到纳秒级超声波传播时间的测量，从而使设计能够实现分辨率优于 0.001 摄氏度的温度测量。

**关键词：**超声波温度计；FPGA；SOPC；细分算法

## Design of Novel Precision Ultrasonic Thermometer Based on FPGA

Authors : Cai Wei , Liu ShuXiang , Xiang FengYun

Tutors : Zhang XingHong, Zhang TianHen

( Engineering research center of Mechanical Testing Technology and Equipment, Ministry of Education,

Chongqing University of Technology , Chongqing 400054, China )

**Abstract:** The ultrasonic thermometer is designed by utilizing the characteristic that the velocity of the ultrasonic varies with the temperature through the medium. It solved the key problem and reduced the volume and the cost of ultrasonic thermometer, that a high speed controller, the high frequency signal generator, automatic signal acquisition and the NIOS II are realized on FPGA as the SOPC. The special subdivision algorithm is used for processing the data of acquisition and brings the measure of the ultrasonic wave transmitting time to nanosecond level.,which is proved by theory and experiment in the paper. In this way, the design can bring about the novel precision temperature measurement, whose resolution may be

better than 0.001 centigrade.

**Key words:** Ultrasonic Thermometer; FPGA; SOPC; Subdivision Algorithm

## 1. 引言

温度是一个基本的物理量，是工农业生产、科学试验以及日常生活中需要普遍进行测量和控制的一个重要物理量<sup>[1]</sup>。同时温度传感器也是开发最早、应用最广的一类传感器，其市场份额大大超过了其他的传感器<sup>[2]</sup>。当前，主要的温度传感器有热电偶、热电阻及热敏电阻温度计等，他们的技术已经成熟，但是只能应用在传统的测量场合，不能应用于许多高科技领域。因此，各国专家都在有针对性地竞争开发各种新型温度传感器及特殊实用测量技术<sup>[3]</sup>。超声波温度计作为当今新型温度传感器的一种，已经成为一种新的有前景的测温方法。随着超声波温度传感器的发展，人们开始探索把这种新型的超声波测温技术应用于工业中，到现在已经在理论研究和实际应用中取得了一系列成果，并已经应用于发电厂、垃圾焚烧炉、水泥回转窑等工业过程的温度测量和控制以及一些医疗领域中<sup>[3、4、5、6]</sup>。

超声波测温技术的物理基础是超声波在气、液、固三态媒质中传播时其传播速度随温度的变化而变化，其中超声波在高温时固体中的声速变化率最大，而在低温时气体中的声速变化率最大<sup>[2]</sup>。超声波测温原理不仅简单，而且还具有频率高、抗干扰能力强、测温灵敏等特点。设计以此为基本思想，充分利用 EPC10K10 芯片的高速性来完成对超声波信号的高速采集与存储，并由 Nios 软核处理器对采集的信号进行软件细分算法处理，使超声波的传播时间测量达到了纳秒级，从而使温度的测量能够达到 0.001℃ 的测量分辨率。

## 2. 工作原理与设计方案

$$Q = \frac{Md^2}{rRT^2}$$

### 2.1 超声波在介质中的传播特性

超声波温度计是以介质本身作为敏感元件，当进行温度测量时，通过测量超声波在被测介质中的传播速度，即可间接测得被测介质温度。如公式（1）所示的是超声波在介质中的传播速度随温度变化而变化的传播特性。

超声波在理想的气体中的传播可以认为是绝热过程，其传播速度  $v$  为<sup>[2]</sup>：

$$(1)$$

又由速度与传播时间的关系， $v = d / t$ ，可得下式：

$$(2)$$

式中： $R$  为气体常数； $r = C_p / C_v$  为定压比热和定容比热之比例系数； $M$  为分子质量； $d$  为超声波传播距离， $T$  为超声波传播时间。 $\rho$  为气体分子密度； $p$  为气体压强； $Q$  为绝对温度。对于空气来说影响声速的最主要敏感因素是温度，且两者之间有如下关系：

$$Q = \frac{v^2}{402.684} - 273.15 \quad (3)$$

由上式不难看出，只要测出气体中声波的传播速度  $v$ ，便可求得温度  $Q$ ，这就是超声波测温时，当测温介质为空气时的测温原理<sup>[7]</sup>。

## 2.2 超声波温度计设计方案

如图 1 所示，所设计超声波温度计主要包括三个部分：超声波温度传感器部分、FPGA 控制与处理部分及相关的辅助电路部分。超声波温度传感器由两个超声波换能器与被封闭的介质构成；FPGA 控制电路部分用来实现信号的激励、采集与处理；辅助电路部分用于对信号的调理与传输，包括与激励信号的相关放大滤波电路、采集超声波信号的放大滤波电路、FPGA 的配置电路与人机交互电路。其中 FPGA 的功能实现是其核心部分，控制外部电路的工作和信号的处理。




图 1 超声波温度计结构示意图

在 FPGA 的控制下，超声波温度计的实现流程为：首先，FPGA 通过控制信号发生器模块产生数字正弦波信号，经 D/A 转换为模拟信号，再经功率放大电路驱动超声波换能器 E1 发出超声波信号；其次，FPGA 通过内部采集器模块控制 A/D 转换器对换能器 E2 接收到的超声波信号进行高速采样和存储。最后，采集结束后，采集结束信号将发送给 FPGA 片上的 NIOS II 处理器，由处理器对采集的数据进行分析与处理得到超声波信号的传播时间，再根据温度与波速的关系模型计算出当前温度值，并实时显示于 LCD 上，同时可通过 RS-232 将测量数据传输到 PC 机。

## 2.3 FPGA 片内设计

FPGA 的设计是超声波温度计的核心部分，其实质是一个片上系统（SOPC）的设计，它主要包括了激励信号的产生控制、超声波回波信号的高速采集以及信号的分析与处理三部分。其设计框图如图 2 所示。




图2 超声波温度计的FPGA片上系统设计框图

其中，数据采集控制部分包含有计数计时器、信号发生控制电路和存储采集数据用的片上RAM等，用来控制实现换能器的工作与停止，控制高频激励信号的产生，控制对数据信号的高速采集，以及控制片上RAM缓存进行高速存储数据的工作。处理部分采用了FPGA片上的软核处理器（Nios核）来实现，用来配合数字采集控制部分实现了高效高速的数据分析与处理，并且可实现人机交互功能，在控制按键的操作下将温度数据或采集数据通过RS232输出到PC机上或直接输出到LCD上显示出来，主要构成包括计数时钟、外部存储器SDRAM、FLASH控制器接口、LCD显示控制器与按键PIO控制器、普通RS-232串行通道接口以及与数据采集控制部分相互作用的接口。

### 3. 设计方法

设计的超声波温度计的实现方法主要体现在FPGA的设计上，FPGA的设计在这里主要包括FPGA硬件逻辑的设计和Nios II软处理器的设计与软件处理。FPGA的硬件逻辑设计是用Verilog硬件描述语言完成的信号产生与采集控制等设计。这部分功能模块可以作为Nios II系统中的一部分，但由于该部分功能的实现相对独立于处理器，且全部为数字逻辑来实现，独立出来更便于功能的区分和软硬件功能的划分，且可以简化设计。

#### 3.1 高频信号发生器

为了提高超声波正弦波的质量和更加精确的信号相位控制，激励超声换能器产生高频超声波信号，采用了DDS（Direct Digital Frequency Synthesis）原理进行设计：在高速存储器中放入正弦函数——相位数据表格，经过查表操作，将读出的数据送入到D/A转换器产生正弦波激励换能器工作。采用高速D/A转换芯片，在100MHz时钟频率，输出频率为1MHz的正弦波信号，所设计的正弦信号发生器RTL图如图3所示。其具体设计步骤如下：

首先，构建片上ROM，用于存储离散正弦波的数字信号。因D/A转换器为10位，预输出由100个离散数据组成正弦波信号，所以定制的ROM的位数为10bits，容量100 words。

其次，获取离散点，离散正弦波的数字信号的获取来源于Matlab的精确计算而得。在

Matlab 中输入命令:

$$\text{round}((2^{10}-1)*\sin(\text{linspace}(0,2*\pi,101)+(2^{10}-1))/2)$$

可以得到 101 个离散正弦波信号,最大值为  $2^{10}-1$  (可用 10 位二进制表示的最大值),最小值为 0,相对中间值为 512 (经 D/A 转换器输出为 0V),这 101 个数据仅取前 100 个数,因为第 101 个数与第 1 个数相同都为 512,要输出连续的正弦波信号,则必须用第二次正弦波的第 1 个数 512 去替代第一个正弦波的最后一个 512,否则波形不连续。将离散点数据,储存于 hex 存储文件中,并将其指定到 SIN\_ROM 即可。




图 3 正弦信号发生器原理模块图

最后,使用 DDS 原理对 sin\_rom 存储器进行控制。这里主要应用了 DDS 技术中的频率控制字、相位累加器和正弦查找表。设计使用 22 位相位累加器,在 100M Hz 的频率下,输出 1M Hz 波形的频率控制字为十进制的常数 40943。其部分仿真波形图如图 4 所示。




图 4 正弦信号发生器部分仿真波形图

### 3.2 信号自动采集控制

信号的自动采集是为避免存储容量限制,从而提出的一种只采集有效回波信号的算法控制。因为在回波信号到来前的采集信号是换能器静态下保持的信号,对其进行采集存储显得毫无意义,因此需要对采集的信号进行判断,以自动采集存储回波信号,而不存储非回波信号。设计使用优化存储的自动采集其目的是使系统能够对任意的超声波传播时间进行测量。如此,无论传播速度多慢或者多快,系统都能进行有效的采集,从而使测量的传播时间范围不受限制,达到宽量程测量的目的。

信号自动采集控制的优化存储算法实现流程图如图 5 所示,设计流程如下:首先,逐个判断采集到的数据是否为变换的数据,如果是便开始存储数据。其次,判断变换的数据是否为连续递增后再连续递减的数据,如果是则判断该连续变换的数据为回波信号,否则认为是

干扰信号，重新存储。最后，采集完毕一定数据后，发出采集结束信号，通知 Nios 处理器处理采集数据。

### 3.3 高速信号控制电路

根据设计需求，超声波温度计的激励与采集的高速信号控制电路实现的功能为：在开始信号触发后，每 50ms 为一个周期；在每个周期的中，首先控制信号发生器产生正弦波，并同时启动自动采集器对 A/D 转换器送来的数据进行判断，是回波信号时开始采集；采集结束后输出硬件测得的传播时间；在一个周期结束时，初始化各模块，然后再次启动各模块工作。

如图 6 所示，由 FPGA 数字逻辑的各部分模块组合后仿真生成的 RTL 视图。图中输入端口的 CLK\_50 为 FPGA 芯片的提供的外部时钟，经 PLL 二倍频后提供给信号发生器 dds 模块和控制模块，控制模块在该时钟下对传播时间进行初步的计时；输入端口 AD\_IN 为来自外部 A/D 转化器采集的数据；ram\_clk 和 ram\_add 为所构建的用于高速存储数据的双口 RAM 的读数据时钟和读数据地址，对应的的还有存储器输出端口 ram\_out，这三个端口为 Nios 读取采集数据的通道，该 RAM 存储器为自动采集器 auto\_sampler 的一部分；输出端口 over，是采集结束后的标志性信号，一方面作为中断信号输出到 Nios 处理器，通知处理器处理数据，另一方面反馈该信号到控制电路 CTL，结束信号的采集。




图5 优化存储算法流程图




图6 自动采集器时序仿真波形图

为验证该部分程序的正确性，设计了测试平台（testbench），在仿真软件 ModleSim6.3 下完成了仿真。测试平台主要提供给你采集电路三个信号：控制电路工作开始信号 start；提供 50MHz 的系统时钟 clk\_50 给控制电路；在激励信号产生后加载实际的回波信号波形数据到 AD\_IN，供控制电路控制采集器采集数据；其它的信号为控制电路的输出信号和分析信号。其仿真波形图如图 7 所示。

如图 7 所示的仿真波形验证了程序设计的正确性：1. 从工作开始信号为高电平起，信号发生器和自动采集器的工作状态被 s\_dds 和 s\_sampler 变为高电平而被启动；2. 控制电路通过控制信号 s\_dds 为高电平的时间，控制产生了 8us 的正弦波信号 sin\_out；3. 有效回波信号的判断成功。标志变量 f\_sampler 在回波信号（幅值变化的正正弦波）到来时，通过判断有 8 个连续递增的数是其值为 01，递增后出现连续递减的 8 个数时，其值为 11，采集完毕后复位为 00，如图所示。4. 采集有效回波信号成功。在判断为回波信号后，连续采集了 1000 个数据，完全包含了有效的回波信号。5. 传播时间初步完成测量。图中从第一根黄线开始到第二根黄线采集结束（黄线为时标），通过 travel\_time 输出了传播时间为 6970\*10ns，与时标的时间 69701472ps 吻合。6. 采集完毕信号 over 在采集完毕之后及时被置位高电平，用于中断 nios 处理器通知其开始处理数据。




图 7 FPGA 部分仿真波形

### 3.4 nios 软核处理器的构建

Nios II 嵌入式处理器是 FPGA 生产厂商 Altera 公司推出的软核 CPU，是一种面向用户的、可以灵活定制的通用 RISC（精简指令集架构）嵌入式 CPU。Nios II 以软件方式提供给用户，并专为在 Altera 的 FPGA 上实现做了优化，用于 SOPC 的集成。设计利用 SOPC Builder 软件定制了合适的 CPU 和相关外设，如图 8 所示与图 2 当中的片上系统对应。其中 Nios\_CPU 使用的是标准型 CPU 核（Nios II/s），平衡与性能和尺寸，具有 Nios II CPU 的一般功能。Nios II/s 内核不仅比最快的第一代 Nios CPU（16 位 ISA）更快，而且比最小的第一代 Nios CPU 还要小，占用的逻辑单元为 1200-1400LEs。

Target		Clock Settings					
Device Family: Cyclone III		Name	Source	MHz			
		clk	External	50.0			
Add Remove							
Use	Con...	Module Name	Description	Clock	Base	End	IRQ
<input checked="" type="checkbox"/>		<b>Nios_CPU</b>	Nios II Processor				
		instruction_master	Avalon Memory Mapped Master	clk			
		data_master	Avalon Memory Mapped Master			IRQ 0	IRQ 31
		jtag_debug_module	Avalon Memory Mapped Slave		0x00400800	0x400fff	
<input checked="" type="checkbox"/>		<b>jtag_uart</b>	JTAG UART	clk	0x004010a0	0x4010a7	0
<input checked="" type="checkbox"/>		<b>timer</b>	Interval Timer	clk	0x00401020	0x40103f	1
<input checked="" type="checkbox"/>		<b>cfi_flash_bridge</b>	Avalon-MM Tristate Bridge	clk			
<input checked="" type="checkbox"/>		<b>cfi_flash</b>	Flash Memory (CFI)	clk	0x00000000	0x3fffff	
<input checked="" type="checkbox"/>		<b>ext_sdram</b>	SDRAM Controller	clk	0x01000000	0x17ffff	
<input checked="" type="checkbox"/>		<b>INT_CPU</b>	PIO (Parallel I/O)	clk	0x00401040	0x40104f	2
<input checked="" type="checkbox"/>		<b>Read_AD_ADDR</b>	PIO (Parallel I/O)	clk	0x00401060	0x40106f	
<input checked="" type="checkbox"/>		<b>Read_AD_DATA</b>	PIO (Parallel I/O)	clk	0x00401070	0x40107f	
<input checked="" type="checkbox"/>		<b>Rclk</b>	PIO (Parallel I/O)	clk	0x00401090	0x40109f	
<input checked="" type="checkbox"/>		<b>ale</b>	PIO (Parallel I/O)	clk	0x00401080	0x40108f	
<input checked="" type="checkbox"/>		<b>LCD</b>	Character LCD	clk	0x00401050	0x40105f	
<input checked="" type="checkbox"/>		<b>RS_232</b>	UART (RS-232 Serial Port)	clk	0x00401000	0x40101f	3

图 8 NIOS 系统构建图

### 3.5 FPGA 片上系统组建

Nios II 系统构建后，生成 Nios II 系统，便可使创建的 Nios II 系统成为超声波温度计系统设计的一部分，与此同时可将之前的数字逻辑（包括信号发生器、采集器、控制器和锁相环）打包为单个的控制系统模块 CTRL，将其在原理图中与构建的 NIOS\_II 处理器完成逻辑连接，如图 9 所示。




图 9 片上 FPGA 系统组件原理图

图中的各个输入、输出引脚将连接到 FPGA 的 IO 口，与相应的外部电路连接实现超声波温度计功能。从图中可以看到系统外接的各个端口，包括了配置的 IP 核与外界连接通讯的引脚（LCD，SDRAM，RS232，Flash，和各个 PIO 端口）。如图所示 SOPC 系统组件图正是按照如图 2 所示的 FPGA 设计框图编程设计的，其中 CTRL 为控制电路的集成模块，其内部结构的 RTL 视图如图 6 所示，Nios\_II 模块为在 SOPC Builder 系统中定制系统 SOPC 系统。

#### 4. NIOS\_II 数据分析与处理

构建好超声波温度计的 FPGA 硬件部分后，接下来将做的是 NIOS\_II 处理器的软件设计部分，软件设计将针对该 Nios II 系统进行编程完成对采集数据的分析与处理。在编程中通过使用相应的硬件抽象级函数，使用标准 C 语言即可对相关外设进行访问。以下介绍的是软件实现的算法流程图和主要的数据处理方法。

##### 4.1 算法实现流程

设计所构建的软核 NiosII 处理器在接收到中断信号（采集结束信号）之后，开始对采集到的数据进行有效的分析并处理，其实现流程图如图 10 所示，在分析处理过程中首先找到采集波形中的幅值最大的波形，然后数字滤波对波形数据进行修正并利用细分插补算法精确计算出该波形过零点所对应时刻，最后在通过传播时间与温度的关系模型计算出介质当前温度，并将结果显示到 LCD 上或通过 RS232 输出到 PC 机上。




图 10 系统软件处理流程图

##### 4.2 传播时间的精确测量算法

如图 10 所示的流程图，展示了超声波温度计系统软件设计的处理流程，其核心部分是传播时间的精确测量算法，设计对此采用了特殊的软件细分算法。精密测量超声波传播时间是研制超声波温度计的重点和难点，因为传播时间的测量精度直接影响着温度测量精度。

###### 4.2.1 超声波信号分析

如图 11 所示的是超声波传播时间的示意图。图中 (a) 为超声波换能器发送的超声波信号, (b) 为换能器接收到的回波信号。对于超声波传播时间的精确测量即是测量超声波从发射到接收所用的时间。设计中以图中的 (c) 为传播时间的起点, 该点为发射超声波信号的第一个波形的过零点, 由于信号的发生采用的基于 dds 原理的正弦波信号发生器, dds 的相位累加器为 22bits, 对于 1Mhz 的超声波信号, 信号的时刻的分辨率高达 23.84ps, 因此时间的起点可以明确确定。对于起点所对应的终点为图中 (d), 因为回波信号采用的 40MHz 的 A/D 转换器进行的波形采集。采集数据间存在相对比较大的时间间隔, 对采集点的测量不能达到高精度测量。因此设计需要对其波形进行细分, 实现高精度的传播时间的测量。




图 11 超声波传播时间示意图

#### 4.2.2 传播时间终点的确定

如图 12 所示的是回波信号的最大特征值波形, 图中  $P_0$  点为上述时间的传播终点。其传播时间主要包含两部分, 其中  $T_1$  为信号发送起点到终点前一个采集点对应的时刻, 该时间段可以通过查找该点对应的采集点位置和 FPGA 在采集过程中初步的传播时间计算出来。因此对于  $T_2$  的测量成为提高测量精度的关键, 设计采用了特殊的软件细分插补算法来对其进行测量。




图 12 特征波过零点示意图

### 4.2.3 软件细分插补算法

由上所述传播时间的精确性测量取决于传播时间终点的精确确定，这里采用了软件细分插补算法来实现，可使测量的传播时间分辨率达到纳秒级别。如图 12 所示，设 A/D 的采样频率为  $F_{A/D}$ ，相邻两个采样点之间的时间即采样周期为  $T_{A/D}$ ；从第一个采样点到采样点 P 之间的采样数为  $N$ ，采样点 P 对应的采样值为  $V1$ ，采样点 P 所对应的时刻为  $T1$ ；采样点 P+1 对应的采样值为  $V2$ ；采样点 P 所对应的时刻为  $T1$ ，采样点 P 与过零点  $P0$  之间的时间为  $T2$ ，过零点  $P0$  对应的时刻为  $T_{ZD}$ ，超声波的传输时间为  $T_{ZD}$ ，则过零点所对应的时刻得以计算出来，从而超声波传输时间终点所对应的时刻为：

$$T_{ZD} = T1 + T2 = N \times \frac{1}{F_{A/D}} + \frac{1}{V2 - V1} \times T_{A/D} \times V1 \quad (4)$$

其传播时间的分辨率根据误差原理主要取决于与  $T2$  的细分插补算法，因此测量传播时间的分辨率  $R$  为：

$$R = \frac{1}{|V2 - V1|} \times T_{A/D} = \frac{f_{A/D}}{2 \times 2^{R_{A/D}} \times f_u} \times \frac{1}{f_{A/D}} = \frac{1}{2 \times 2^{R_{A/D}} \times f_u} \quad (5)$$

根据设计参数，采用的 A/D 转换器分辨率  $R_{A/D}$  为 12 位，超声波信号频率  $f_u$  为 1MHz，则：

$$R < R' = \frac{1}{2 \times 2^{R_{A/D}} \times f_u} = \frac{1}{2 \times 2^{12} \times 1 \times 10^6} s \approx 0.122 \times 10^{-9} s = 0.122 ns \quad (6)$$

## 5. 实验结果及分析

### 5.1 超声波传播时间的稳定性实验

经分析超声波温度计的精密测量完全取决于超声波传播速度的测量，在本设计中由于传播距离固定，因此测量的精度便取决于传播时间的测量。根据以上分析，理论上测量的传播时间可以达到 ns 级。通过设计实验，在恒温条件下对超声波的传播时间的测量进行了重复性验证。实验的部分描点图如图 13 所示。通过该实验可以验证系统实际测量的稳定性，在恒温条件下，连续多次对传播时间进行测量，如设定其均值为真值，由图中可知测量的最大误差在  $\pm 1ns$  之内，虽然没能达到理论分辨率的 0.122ns，但其测量结果仍然为 ns 级传播时间的测量，且重复性好，测量稳定。




图 13 超声波传播时间的稳定性实验

## 5.2 传播时间精度分析

为对上述实验中的误差进行分析处理,在室内空调温度设置 25℃时,连续测量 3 个小时,测得了数据 11720 个,其中 400 个数据样本如图 14 所示的。图中的第一个子图进一步印证了超声波传播时间测量的稳定性。而第二个子图,是对采集数据进行均值滤波后的波形,数据处理过程中仅对传播时间进行了 10 次均值滤波,便有效地去除了测量过程中的部分粗大误差,使传播时间的测量的分辨率小于 0.2ns。因实验条件不能精确保证恒温控制的缘故,测量数据存在一定的波动,这反映出设计能够检测到实际温度的微小变化,体现了测量的高精度测量。




图 14 超声波传播时间的连续测量与均值滤波

由此,超声波传播时间的高精度测量便得以实现。在此基础上只需要用前面所述的超声波传播时间与介质温度的数学关系模型,便可进行高分辨率的温度测量。例如,在 20℃时超声波在空气中的速度是 344 米 / 秒,21℃时超声波的速度是 344.6 米 / 秒,如果换能器 E1 和 E2 之间的距离是 0.3 米,则在 20℃时超声波的传输时间是  $8.7209 \times 10^{-4}$  秒,在 21℃时超声波的传输时间是  $8.7057 \times 10^{-4}$  秒,在 21℃时和 20℃时超声波的传输时间差为  $1.52 \times 10^{-6}$  秒。在这样的情况下,如果要使测量达到 0.001℃的测量分辨率,则要求超声波传输时间测量的分辨率要小于 1.5 纳秒才能实现。而设计的超声波传播时间的测量重复性误差小于 1ns,因此所设计的超声波温度计能够解决超声波测温技术在实际应用中的关键问题<sup>[7]</sup>,并可以实现分辨率小于 0.001℃的精密温度测量。

## 6. 结束语

设计超声波温度计是基于超声波传播速度在介质中随温度变化而变化的特点为原理,通过测量超声波在固定距离下的传播时间间接测量介质温度。因为超声波传播速度对温度的变化反应灵敏,因此利用超声波测量温度具有测量速度快,精度高的优点。设计以 FPGA 为核心,实现了有效回波信号的自动采集,大幅度提高了超声波测量温度的范围。设计用 FPGA 芯片来对信号进行控制并在 NIOS 中使用了细分插值算法来对信号进行处理,能够精确地对

信号进行激励与采集。与此同时,在 FPGA 片上同时实现了控制电路与 NIOS 处理器的无缝连接,使设计能够在硬件与软件之间协同工作,同时在 NIOS 中实现了对传播时间的进一步细分,使测量的超声波传播时间达到了理想纳秒级水平。

设计通过充分利用 FPGA 的优势,很好地解决了设计的关键性技术问题:高频超声波信号激励、高速数据采集控制系统和纳秒级的超声波传播时间的测量方法。使设计的超声波传播时间的测量重复性达到了 ns 级,从而使设计能够实现分辨率优于 0.001℃ 的高分辨率温度测量。

### 参考文献

- [1] 流常满,温度测控仪表使用与保养问题,北京:国防工业出版社,2007.11:III,241-242
- [2] 周继明,江世明.传感器技术与应用,长沙,中南大学出版社,2009:1-2,293-295, p170-p173
- [3] 上海仪器仪表行业协会,新型温度传感器的研究与发展,中国环保设备展览网,  
<http://www.hbzhan.com/news/detail/15526.html>, 2010-11-4
- [4] 田丰,工福利,许莉,张国华.基于超声波传感器的工业炉内温度分布测量.传感器技术,2003,22(2):32-34
- [5] A. Puttmer, P. Hauptmann, B. Henning. Ultrasonic Density Sensor for Liquid. IEEE Tran. Ultrason. Ferroelect. Freq. Cont. 2000, 47(1):85-92
- [6] 于坤、伊立强,超声测温技术及应用,机械与电子,2010(13):503
- [7] 孙崇正.超声波测温技术进展.宇航计测技术,1995,15(2):34-42

**原创性声明:** 本论文《基于 FPGA 的高精度超声波温度计设计》是作者在重庆理工大学攻读硕士研究生期间,在导师的指导下进行研究工作所取得的成果。除文中已注明的引用内容外,不包括其他人已经发表或撰写过的研究成果。

**作者签名:** 蔡伟 刘淑香 向风云

**导师签名:** 张兴红 张天恒

**日期:** 二零一一年六月二十六日

**作者简介:** 蔡伟(1986-),重庆理工大学电子信息与自动化学院在读硕士研究生,主要从事 FPGA 及算法处理方面的研究。E-mail: caiwei2016@foxmail.com。导师:张兴红(1970-),教授、博士后、重庆理工大学硕士生导师,研究方向计算机辅助测试技术与仪器。E-mail:zxh@cqut.edu.cn。