Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

UP3 Education Board

主页 > 教育与活动 > 大学计划 > UP3 Education Board

Designed to meet your educational and research needs, the UP3 education board provides a high-performance, low-cost design environment that comes with modern Altera® devices and tools. It is also a good platform for running the Nios® II embedded processor as well as intellectual property (IP) cores. See Table 1 for more information on the UP3 board.

Table 1. UP3 Education Board Information
UP3 Education Board Highlights

Includes:

  • Quartus® II Web Edition software
    • Upgradable to full-featured Quartus II software at no extra cost (for educational use only)
  • Free download of Nios II embedded processor (for educational use only)

Price: $249 for the CycloneTM EP1C6 board; $299 for the Cyclone EP1C12 board

Available now at the Altera eStore

Contents
  • Powerful board for FPGA designs
    • EP1C6Q240 (or EP1C6Q240) device
    • EPCS1 configuration device
    • Supports IP-based design both with and without a microprocessor
  • Industry-standard interconnection
    • USB 2.0-compliant (full & low speed)
    • Two RS 232 ports
    • Parallel port (IEEE1284)
    • PS/2 port
  • Memory subsystem
    • 1 Mbytes of SRAM
    • 2 Mbytes of FLASH
    • 2 Kbytes of I2C PROM (expandable)
  • Multiple clocks for system design
  • JTAG configuration
  • Expansion headers for greater flexibility and capacity
    • 5V Santa Cruz Long Expansion Card Header provides 72 I/O pins for the development of additional boards (providing various functionality)
  • Additional user interface features
    • One user-definable 4-bit switch block
    • Four user-definable push button switches and one global reset switch
    • Four user-definable LEDs
    • One 16x2 character display LCD Module
    • I2C real time clock
给本页评分


  • 大学计划在中国
    • 简介
    • 联合实验室及培训中心
    • 年度活动
      • 大学会议
      • 亚洲创新设计大赛
      • 电子设计文章竞赛
  • 支持
    • 概要
    • 常见问题
    • 设计范例
  • 大学计划成员
    • 申请表
  • 教学材料
    • 概要
    • 教学指南与实验练习
    • 开发板和教育板
    • 设计软件
      • Quartus II
      • Nios II
      • IP核
    • 课本
  • 研究合作伙伴
    • 概要
    • QUIP
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻