Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Altera DE2教程和实验练习

主页 > 教育与活动 > 大学计划 > 概要 > Altera DE2教程和实验练习

Altera为新的开发和教育(DE2)电路板准备了一组教学用实验练习和教程。这些练习旨在用于数字逻辑设计的初步教学,大部分计算机工程、电子工程和计算机科学等课程都含有该部分的教学。利用Altera最新的Quartus® II CAD系统在DE2电路板上设计实现了电路,并面向教育使用免费提供。

Altera® DE2系统CD上有教程和实验练习的部分参考文件。您可以从DE2信息网页上下载最新的CD内容。

Altera为DE2电路板上的所有外设器件提供知识产权(IP)内核。这些IP内核可以用于实现寓教于乐的大学生练习和工程。

  • 大学计划IP内核

数字逻辑入门

Altera提供的实例课程向您介绍怎样在数字逻辑入门课程上使用DE2电路板。该课程的教材有很好的启发作用,介绍怎样在Quartus II 教程和DE2实验练习中应用这些教材。课程参考了涉及到教材主题的课本中的例子,但也可以参考其他课本。

教程

2007年8月更新

对于数字逻辑课程,一系列逐步深入的教程介绍了DE2电路板及其辅助软件工具,包括各类Quartus II 软件。

提供不同版本的教程,以Verilog HDL、VHDL或者原理图输入的形式给出电路设计实例。教师应根据自己的兴趣从这些版本中进行选择。

表 1. 数字逻辑教程
说明 Verilog VHDL 原理图
DE2/DE1电路板入门 DE2, DE1
Quartus II 软件介绍 PDF PDF PDF

使用参数化模块库(LPM)

PDF PDF N/A

时序考虑

PDF PDF N/A

Quartus II 仿真

PDF

PDF

N/A

Signal Tap® II PDF PDF N/A

实验练习

2007年8月更新

Altera提供用于数字逻辑课程教学的系列实验练习。为每一练习提供以Verilog HDL和VHDL编写的例子。

这10个例子以基本概念开始,介绍DE2电路板的简单操作,例如使用开关,控制LED和7段显示器等。这些练习假定学生刚开始学习数字逻辑概念,需要使用简单逻辑表达的解决方案。其后的练习是更高级的主题,例如算法电路、触发器、计数器、状态机、存储器、数据通路和简单的处理器。课程教师可以采用全部练习,也可以选择部分练习。Altera尽可能将这些练习开发为模块化的,这样,教师可以在自己的教材中结合使用这些练习。

每一练习都包括多个部分。在大部分情况下,您可以在后面部分以模块化方式重新使用前面部分的方案。为早期练习提供的方案通常都可以用在高级练习中。Altera的基本方法是鼓励学生逐步开发电路,以模块化、层次化的方式设计规模更大的电路。

表 2. 数字逻辑实验练习
说明 Verilog VHDL

实验 1: 开关、灯和复用器

DE2, DE1 DE2, DE1

实验 2: 数字和显示

DE2, DE1 DE2, DE1

实验 3: 锁存器、触发器和寄存器

DE2, DE1 DE2, DE1

实验 4: 计数器

DE2, DE1 DE2, DE1

实验 5: 时钟和定时器

DE2, DE1 DE2, DE1

实验 6: 加法器、减法器和乘法器

DE2, DE1 DE2, DE1

实验 7: 有限状态机

DE2, DE1 DE2, DE1

实验 8: 存储器块

DE2, DE1 DE2, DE1

实验 9: 一个简单的处理器

DE2, DE1 DE2, DE1

实验 10: 增强处理器

DE2, DE1 DE2, DE1

作为教师的辅助手段,以Verilog HDL和VHDL的形式为每一实验练习提供完整的解决方案。同时提供这些练习的无格式文本版本,以及图表的源文件。单击下面的链接,申请获得以一种HDL语言表示的这些解决方案,并在电子邮件中提供您的课程信息。

注意: 仅向有DE2电路板的大学的教授和讲师提供这些解决方案,以供授课用。当申请这些解决方案材料时,请说明您在教学中怎样使用DE2电路板。

  • Verilog HDL解决方案
  • VHDL解决方案

计算机组织

Altera为计算机组织课程提供教程、Altera调试客户端和实验练习。

教程

2007年8月更新

对于计算机组织课程,一组教程为您解释怎样使用DE2电路板和Altera软件工具。

表 3. 计算机组织教程

说明

Verilog

VHDL

Altera Nios® II 软核处理器介绍

PDF

SOPC Builder介绍

PDF PDF

在Altera的DE2电路板上使用SDRAM存储器

PDF PDF

Altera调试客户端

2007年11月更新

Altera调试客户端使学生能够轻松地编译并调试汇编语言和C程序。当程序执行时,它显示Nios II 处理器的状态,例如处理器寄存器和系统存储器的内容,还具有程序单步执行、断点和程序跟踪等功能。

表 4. Altera 调试客户端

说明

媒体

教程

PDF

安装包

EXE

实验练习

2007年8月更新

Altera为计算机组织课程提供多种用于教学的实验练习。下面的练习解释了计算机组织的基本概念,包括汇编语言编程、子程序、堆栈、输入/输出方法、总线结构以及仲裁等。

将于 2008 年第一季度提供包括音频和视频应用在内的更多练习。

表 5. 计算机组织实验练习

说明

讲义

材料

实验 1: 一个简单的计算机系统

DE2, DE1 N/A

实验 2: 程序控制输入/输出

DE2, DE1 N/A

实验 3: 子程序和堆栈

DE2, DE1 N/A

实验 4: 轮询和中断

DE2, DE1 N/A

实验 5: 总线通信

DE2, DE1

DE2, DE1

实验 6: 总线控制和判断

DE2, DE1

DE2, DE1

实验 7: DMA 数据传输 DE2, DE1 N/A
给本页评分


  • 大学计划在中国
    • 简介
    • 联合实验室及培训中心
    • 年度活动
      • 大学会议
      • 亚洲创新设计大赛
      • 电子设计文章竞赛
  • 支持
    • 概要
    • 常见问题
    • 设计范例
  • 大学计划成员
    • 申请表
  • 教学材料
    • 概要
    • 教学指南与实验练习
    • 开发板和教育板
    • 设计软件
      • Quartus II
      • Nios II
      • IP核
    • 课本
  • 研究合作伙伴
    • 概要
    • QUIP
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻