Quartus II大学联络计划（QUIP）
Quartus® II 大学联络计划(QUIP)工具包所提供的文档、教程、数据文件和实例代码实现了在CAD流程的不同阶段，都可以使用Quartus II CAD套件。CAD工具开发人员利用Quartus II软件和套件中提供的信息，可以将其CAD工具和方法集成到完整的FPGA CAD流程中，即从寄存器传送级（RTL）（以及更高级）电路描述直到FPGA的编程文件的整个过程。
下载QUIP工具包
关于QUIP工具包
什么是QUIP工具包?
开发QUIP工具包的目的是使大学（或其他）研究人员能够将新的CAD工具和方法集成到Altera® Quartus II软件CAD流程中。QUIP通过哪种数据能够在CAD流程的不同位置处输入到Quartus II软件中，以及哪种格式的数据能够从Quartus II软件中输出来描述Altera的器件和接口。该工具包使研究人员能够针对CAD工具编写软件，以新的或更好的方式来进行CAD优化，将其新的CAD工具集成到完整的CAD流程中，得到新方法优化电路时序、可布线性、器件利用率、编译时间或其他度量标准的实际结果。
可以由QUIP构建的CAD流程包括：
- 以您自己硬件描述语言（HDL）的精确描述替代Quartus II的HDL描述。 您可以使用HDL，输出逻辑门，然后将其输入到Quartus II软件中，完成CAD流程——逻辑优化、技术映射、布局、布线和时序分析。然后您可以衡量将HDL转为逻辑门之后，是否实现了更好的时序或者提高了器件的利用率。
- 以新方法替代Quartus II技术映射算法。您利用Quartus II软件将任何所支持的输入格式（VHDL、Verilog、原理图等）映射为逻辑单元等基元。您的工具将读入Quartus II软件输出的映射网表，重新优化逻辑，将其再次映射为Altera芯片中的电路组成——逻辑单元、RAM、DSP模块等。然后，您可以将技术映射网表回送给Quartus II软件，由Quartus II软件完成电路布局、布线和时序分析。您甚至可以只技术映射部分电路，而将其余部分作为逻辑门留给Quartus II软件进行技术映射，这样您可以测试只对某种结构工作良好或者只实现部分Altera器件功能的专用技术映射图。
- 以您自己的布局算法替代Quartus II软件的算法。您的输入是来自Quartus II软件的技术映射网表，输出是要回送给Quartus II软件的布局。您可以输出部分布局——即您的CAD工具能够处理的部分电路（如逻辑单元和IO等），而将复杂的功能（如RAM和DSP模块）留给Quartus II软件进行布局。
- 在CAD流程中加入平面配置器。您可以将一个平面配置图输入到Quartus II软件中，作为Quartus II软件布局算法的约束，观察让Quartus II软件在没有约束的条件下进行电路布局能否得到更好的结果。
- 在CAD流程中加入全局布线器。您从Quartus II软件中读取技术映射图网表和布局，生成一套布线约束，强制规定每个信号应该走哪个通道，然后把这些约束回送给Quartus II软件，进行详细的布线。
- 进行物理综合。让Quartus II软件完成包括布局布线在内的全部电路。在得到的布局和时延基础上，对电路的关键时序部分重新综合，提高电路速度，将修改后的电路网表回送给Quartus II软件。您可以选择将布局约束回送给Quartus II软件以尽量保持布局不变，或让Quartus II软件完成电路的重新布局。
- 开发工程变更单（ECO）流程。 由Quartus II软件给出电路的实施规划，以及一套HDL用户修改方案，开发Quartus II软件的网表、布局布线修改方法，从而快速实现必要的修改，而尽量对电路的其他部分不作改动。
以上仅列出了部分—还有许多其他的CAD流程。要了解这些CAD流程是如何工作的，您应该在安装工具包之后，学习tutorials/quip_tutorial/quip_tutorial.pdf 中的QUIP教程。
如果您对新的CAD算法或流程有令人感兴趣的想法，我们将可能支持您的研究。如果您希望在这方面展开研究，请联系quip@altera.com，详细阐述您的计划。
QUIP工具包优势
采用QUIP评估新的CAD方法，而不再使用基于传统工具 （如SIS + RASP + VPR）的CAD流程，其优势在于：
- 您可以插入一个完整的流程，运行以各种硬件描述语言（VHDL，Verilog，AHDL）编写的基准电路，或者是来自原理图的电路，甚至是Simulink和Matlab（通过Altera的DSP Builder工具）高级格式编写的电路。由于现在大多数电路都是由硬件描述语言编写，因此这种强大的前端工具可以使您采用当前传统的CAD流程来实现更真实的基准电路。
- 您使用业内强大的时序分析工具，可以得到高质量的时延比较结果。由于Quartus II软件时序分析器功能全面，因此您可以通过各种方式来评估电路速度：时钟速率，从输入引脚的建立时间（Tsu），输出引脚的时钟通过时间（Tco）等等。
- 您可以将新的CAD算法同Quartus II软件中的算法进行测试比较，看看您的结果是否能够超过当今业内技术水平最高的开发工具。如果能做到这一点，将激发您对结果的极大兴趣！
- 您将得到真实器件的真实编程文件，可以按照您的想法在硬件中测试新的电路技术。
- 由于我们公开了我们器件的所有细节，因此您可以在流行FPGA中研究实现具有更复杂功能的CAD算法，而这在传统的CAD流程中难以实现。另一方面，如果您对复杂的功能不感兴趣，您可以忽略它们而得到简化的CAD流程，适用于简单的基准电路。
- Quartus II软件支持仿真，因此您可以测试您开发的任何新的综合算法，在电路仿真时打开或者关闭您的算法，检查输出是否有变化，从而生成正确的电路。
- Quartus II软件具有多种可视化功能，适用于调试和优化CAD工具。
联系Altera获得更多信息
如果这里的信息不能解答您的疑问，或者您有提高以后QUIP工具包版本的建议，请联系QUIP支持组quip@altera.com。
此外，如果您认为您的研究计划会引起Altera的关注，请告知我们；您的研究将可能得到Altera的资金支持。
|
文档资料
> 
