Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Nios II Embedded Processors for Education

主页 > 教育与活动 > 大学计划 > 设计软件 > Nios II

Altera's Nios® II family of embedded processors features a general-purpose RISC CPU architecture designed to address a wide range of embedded applications.

The Nios II family consists of three cores: fast (Nios II/f), standard (Nios II/s), and economy (Nios II/e). While each core is optimized for a specific performance and size range, all three share a common 32-bit instruction set architecture (ISA) and are 100 percent binary code-compatible. Students can easily add Nios II processors to their systems by using the SOPC Builder tool featured in the Quartus® II Web Edition and full-featured Quartus II design software.

Nios II processors are available for educational use as follows:

  • Included with UP3 board
  • Available as a download (upon request)

Using Embedded Processors

One of the biggest challenges embedded system developers face today is selecting a processor that fits their application requirements. With literally hundreds of embedded processors available—each with a different set of peripherals, memories, interfaces, and performance characteristics—designers often end up either buying more processor than they need (to get the right mix of peripherals, interfaces, etc.) or settling for a less-than-ideal solution to keep costs down.

In addressing these real-world challenges as well as the meeting goal of utilizing a flexible design environment for academic study, students can use Nios II soft processors to create a "perfect fit" in terms of processors, peripherals, memory interfaces, performance characteristics, and cost. This is accomplished by using an Altera® FPGA to create a custom system-on-chip (SOC) or, more accurately, a system-on-a-programmable-chip (SOPC). Students designing SOPCs enjoy tremendous versatility in product feature, performance, cost, and life-cycle management.

Lab Exercises for Embedded System Development

Altera is currently developing a set of laboratory exercises that illustrate system development using SOPC Builder and Nios II processors. For details, check the list of available tutorials and lab exercises.

给本页评分


  • 大学计划在中国
    • 简介
    • 联合实验室及培训中心
    • 年度活动
      • 大学会议
      • 亚洲创新设计大赛
      • 电子设计文章竞赛
  • 支持
    • 概要
    • 常见问题
    • 设计范例
  • 大学计划成员
    • 申请表
  • 教学材料
    • 概要
    • 教学指南与实验练习
    • 开发板和教育板
    • 设计软件
      • Quartus II
      • Nios II
      • IP核
    • 课本
  • 研究合作伙伴
    • 概要
    • QUIP
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻