 |
简介
Stratix III I/O前所未有地实现了最新一代双倍数据速率存储器所需要的特性。这些特性包括：
- 提供了DDR3 SDRAM DIMM所需的leveling电路，这是竞争FPGA所无法提供的
- 支持动态片内匹配
- 实现去斜移的可变输入和输出延迟
- 以及每一I/O引脚背后的31个寄存器等，满足了双倍数据速率的所有要求
预计在两年的时间内，实现DDR2的成本将比DDR3更高。如果您今天开始系统设计，并打算在2009或之后实现量产，您应该考虑在成本和功耗方面更具优势的DDR3。参加本次研讨会，了解DDR3的工作原理以及如何在FPGA中有效地实现DDR3控制器。
本次网络研讨会将对以下内容进行深入研讨：
- 可变输入和输出延迟，实现去斜移
- 动态片内匹配
- DQS采集
- DDR3读/写调整
- 高频时实现可靠工作的校准以及电压和温度跟踪
- 实现快速集成的免费IP和工具
欢迎以下人士参加：
- FPGA和ASIC开发人员
- 工程和技术管理人员
- 系统规划人员
演讲人
宋健
Altera亚太区高级应用工程师
宋健毕业于中国科学技术大学，获得物理电子学博士学位。他目前是Altera亚太区高级应用工程师，专门负责可编程器件的系统、功耗、高速信号等方面的技术支持工作。
