软件无线电

随着无线标准的迅速发展——包括广域3G、2.5G和局域802.11网络，未来的无线设备需要支持多种空中接口和调制格式。软件无线电(SDR)技术使用可重新配置的硬件平台，支持多种标准，实现了无线设备的多种功能。随着FPGA和数据转换技术的不断进步，SDR已经由概念变成了现实。Altera^® 可编程逻辑器件以及全面的知识产权(IP)内核组合和最新的设计软件，为高效实现SDR技术提供了理想的平台。

SDR系统体系结构

图1是SDR 3G基站的硬件结构，它可以通过重新配置来支持多种标准。为能够重新配置整个系统，一个理想的SDR基站执行数字域所有的信号处理任务。但是，当前的宽带数据转换功能还无法支持处理不同无线标准所需的带宽和动态范围。因此，模数转换器(ADC)和数模转换器(DAC)通常工作在中频(IF)。如下所示，采用分立的宽带模拟前端进行后续的射频级(RF)信号处理。

图1. 基于当前技术的SDR架构

Figure 1. SDR Architecture Based on Current-Generation Technology

图 1 的注释：

DUC ：数字上变频
CFR ：波峰因数抑制
DPD ：数字预失真
DDC ：数字下变频
PA ：功率放大器
LNA ：低噪声放大器

数字IF处理

数字 IF 将数字信号处理的应用范围由基带扩展到了天线—— RF域，提高了系统灵活性，同时降低了生产成本。而且，与传统的模拟技术相比，数字频率转换更灵活，性能更出众(损耗和选择性方面)。 Altera Stratix^® 系列FPGA 以及高性能嵌入式数字信号处理(DSP)模块、Nios^® 嵌入式软核处理器、TriMatrix™ 存储器体系结构和高速接口，为实现包括数字上下变频转换器在内的大计算量数字IF功能提供了非常灵活的集成平台，同时降低了引入DPD、CFR和智能天线等技术的风险。

数字上变频

基带处理单元和上变频器之间需要的数据格式能够无缝加入到图 2 所示的上变频器前端。该技术为上变频器提供了完全定制的前端，支持多种 3G 系统中宽带输入数据的多通道传输。可采用定制逻辑或者嵌入式处理器来控制上变频器和基带处理单元间的接口。

图2. 数字上变频

Figure 2. Digital Upconverter

图2的注释：

RRC = 平方根升余弦
NCO = 数控振荡器

在数字上变频中，输入数据是经过滤波的基带信号，在采用可调载波频率正交调制之前，进行内插处理。为实现内插基带有限冲击响应 (FIR) 滤波器，均衡考虑速度和面积因素， Altera 提供 FIR 编译器，为特定标准构建固定或者自适应最佳滤波器架构。 Altera 还提供NCO 编译器 IP 内核，可产生多种振荡器结构，无杂散动态范围超过 115 dB ，具有极高的性能。根据所支持的频率分配数量，在可编程逻辑器件中可轻松例化数量合适的数字上变频器。

波峰因数抑制

3G 码分复用多址接入 (CDMA) 系统和正交频分复用 (OFDM) 等多载波系统信号具有较大的波峰因数 ( 峰值平均值之比 ) 。这种信号极大的影响了基站中使用的 PA 效率。 Altera FPGA 为 SDR 基站提供了可重新配置平台，为每个标准定制实现CFR技术。

数字预失真

3G 标准及其高速移动数据版采用了变包络调制技术，例如正交相移键控(QPSK)和正交振幅调制(QAM)等。这对功率放大器的线性度要求极高。采用Stratix系列FPGA可高效实现查找表 (LUT) 和多项式逼近等DPD 线性化功能。DSP模块的乘法器速率高达380MHz，通过时分复用高效实现复杂的乘法运算。Stratix系列FPGA在SDR基站中应用时，可重新配置实现合适的DPD算法，该算法能够高效线性化用于特定标准的PA。

数字下变频

在接收端，采用数字IF技术进行数字域 IF 信号采样、通道处理和采样率转换。采用欠采样技术量化高频IF信号(通常为100+ MHz)。对于SDR应用，由于不同的标准具有不同的芯片/比特率，需要采用非整数采样率转换，将任何标准的基本芯片/比特率采样点数转换为整数。Altera的DSP Builder工具包括一个可编程二次采样模块，进行非整数取整，转换率在0.5和1之间。

图3. 数字下变频

Figure 3. Digital Downconverter

基带处理

无线标准在不断发展，通过引入自适应调制和编码、空时码(STC)、聚束和多输入多输出(MIMO)天线等高级基带处理技术，实现更高的数据速率。基带信号处理设备需要较高的处理带宽来支持计算量较大的算法。Altera FPGA可定制实现HSDPA通道编码和聚束等实际应用。

基带元件必须具有足够的灵活性才能实现 SDR 功能，支持同一标准的增强版以及完全不同的标准等。Altera FPGA具有远程更新功能，提供 Nios 软核处理器以及多种 IP 内核，是实现发送和接收信号处理数据通路中SDR等功能的理想选择。在图4的例子中，Altera FPGA 很容易重新配置来支持基带传输功能，通过Reed-Solomon 编码器和快速傅立叶反变换 (IFFT) 等 MegaCore 功能和参考设计实现 WCDMA/HSDPA 或者802.16a标准。

图 4. 实际 SDR 基带数据通路重新配置

Figure 4. Example SDR baseband data path reconfiguration

协处理特性

如图 5 所示， SDR 基带处理需要同时采用处理器和 FPGA ，处理器处理系统控制和配置功能，而 FPGA 用于实现计算量较大的信号处理数据通路及其控制，将系统延时将到最低。为支持不同的标准，处理器能够在软件主要不同部分之间动态切换，而 FPGA 则能够完全根据需要重新配置，为特定标准提供数据通路。

图5. SDR 协处理架构

Figure 5. Co-Processing Architecture for SDR

Altera FPGA协处理器接口支持多种 DSP 和通用处理器，提高了系统性能，降低了系统成本。Altera的SOPC Builder扩展了 MathWorks Simulink 环境，称为DSP Builder，是实现协处理器集成可靠的工具。利用 DSP Builder ，设计人员能够整合参数化模块，实现从复用到完全参数化 FIR 滤波器的多种功能。在任何由SOPC Builder形成的处理器系统中，DSP Builder一旦捕获到数据流系统，则将其导出为协处理器使用。利用SOPC Builder的交互式菜单，设计人员可以为要采用的元件设置参数，然后选择最佳Avalon 交换架构来连接所选择的元件。此外，可以将SOPC Builder生成的功能模块存储起来，以便在今后设计中使用，进一步扩大了时间和成本优势。

SDR军事应用

SDR是联合战术无线电系统 (JTRS)的支撑技术，最初用于开发软件可编程无线电，实现美军以及盟军之间无缝、实时通信。JTRS 的功能性和可扩展性建立在称为软件通信架构的开放框架之上。 JTRS 终端必须支持 30 多个特定空中接口或者波形的动态负载，这要比民用情况复杂得多。 Altera FPGA 具有实现这些要求所需的处理能力和灵活性。Altera也是SDR 论坛的成员之一，积极促进 SDR 技术的发展。