

Stratix V FPGA 系列封装和 I/O 选择指南



| | | Stratix V GT, GX, GS和E FPGA (0.85 V), 28-Gbps收发器 ¹ | | | | | | | | | | | |
|---------|-------------------------------------|--|------------|------------|------------|----------------|----------------|------------|------------|------------|------------|------------|------------|
| | | 5SGTB5 | 5SGTB7 | 5SGXA3 | 5SGXA4 | 5SGXA5 | 5SGXA7 | 5SGXB5 | 5SGXB6 | 5SGSB7 | 5SGSB8 | 5EB9 | 5EBA |
| 密度和速率 | 自适应逻辑模块 (ALM) | 160 | 240 | 90 | 117 | 160 | 240 | 152 | 202 | 182 | 274 | 365 | 410 |
| | 等价 LE | 424K | 635K | 239K | 311K | 424K | 635K | 403K | 536K | 482K | 726K | 968K | 1,087K |
| | 寄存器 | 640K | 958K | 360K | 469K | 640K | 958K | 608K | 809K | 728K | 1096K | 1461K | 1640K |
| | M20K 存储器模块 | 2,300 | 2,508 | 1,400 | 1,620 | 2,300 | 2,508 | 2,000 | 2,583 | 1,550 | 1,955 | 1,596 | 2,100 |
| | MLAB 存储器 (Kbits) | 4.86 | 6.5 | 2.88 | 3.55 | 5.12 | 7.33 | 4.96 | 6.5 | 5.82 | 7 | 11.7 | 13.2 |
| | 嵌入式存储器 (Kbits) | 47 | 51 | 29 | 33 | 47 | 51 | 41 | 53 | 32 | 40 | 33 | 43 |
| | 18位 x 18位乘法器 | 640 | 684 | 400 | 486 | 640 | 684 | 700 | 738 | 3,130 | 3,680 | 1,064 | 1,100 |
| | 速率等级 (最快至最慢) | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 | -2, -3, -4 |
| I/O 特性 | 支持的 I/O 电压电平 (V) | 1.2, 1.5, 1.8, 2.5, 3.0, 3.3 ² | | | | | | | | | | | |
| | 支持的 I/O 标准 | 1.2, 1.5, 1.8, 2.5, 3.0, 3.3 ² LVTTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2V HSTL (I and II), 1.5V HSTL (I and II), 1.8V HSTL (I and II) | | | | | | | | | | | |
| | LVDS 通道, 1.6 Gbps (接收/发送) | 149 | 149 | 156 | 156 | 210 | 210 | 162 | 162 | 255 | 255 | 255 | 255 |
| | 嵌入式 DPA 电路 | X | X | X | X | X | X | X | X | X | X | X | X |
| | 串行和差分片内匹配 (OCT) | X | X | X | X | X | X | X | X | X | X | X | X |
| | 可编程驱动能力 | X | X | X | X | X | X | X | X | X | X | X | X |
| | 收发器 (SERDES) 通道 (28 Gbps/12.5 Gbps) | 4 / 32 | 4 / 32 | 0 / 24, 36 | 0 / 24, 36 | 0 / 24, 36, 48 | 0 / 24, 36, 48 | 0 / 66 | 0 / 66 | 0 / 27 | 0 / 27 | 0 / 0 | 0 / 0 |
| | PCI Express 硬核 IP 模块 | 1 | 1 | 1, 2 | 1, 2 | 1, 4 | 1, 4 | 1, 4 | 1, 4 | 1, 2 | 1, 2 | 0 | 0 |
| 外部存储器接口 | 100 以太网硬核 IP 模块 | Yes | Yes | Yes | Yes | Yes | Yes | Yes | Yes | Yes | Yes | 0 | 0 |
| | 支持的存储器件 | DDR3, DDR2, DDR, QDR II, RLDRAM II, SDR | | | | | | | | | | | |

¹ 所有数据为初步规划。

² 3.3V 兼容, 需要一个 3.0V 电源。

Stratix V GX 和 GS FPGA (0.85 V), 12.5-Gbps 收发器

| | FBGA (F) | | | | | 混合 (H) |
|--------|--|--|--|--|--|--|
| | 1,152 引脚 35 x 35 (mm) 1.0引脚间距 (mm) | 1,152 引脚 35 x 35 (mm) 1.0引脚间距 (mm) | 1,157 引脚 40 x 40 (mm) 1.0引脚间距 (mm) | 1,517 引脚 40 x 40 (mm) 1.0引脚间距 (mm) | 1,932 引脚 45 x 45 (mm) 1.0引脚间距 (mm) | 780 引脚 29 x 29 (mm) 1.0引脚间距 (mm) |
| 5SGXA3 | 560, 140, 24 | 444, 111, 36 | 624, 156, 36 | | | 270, 68, 24 |
| 5SGXA4 | 560, 140, 24 | 444, 111, 36 | 624, 156, 36 | | | 270, 68, 24 |
| 5SGXA5 | 560, 140, 24 | 444, 111, 36 | 707, 176, 36 | 597, 149, 48 | 840, 210, 48 | |
| 5SGXA7 | 560, 140, 24 | 444, 111, 36 | 707, 176, 36 | 597, 149, 48 | 840, 210, 48 | |
| 5SGXB5 | | | 439, 109, 66 | | 648, 162, 66 | |
| 5SGXB6 | | | 439, 109, 66 | | 648, 162, 66 | |
| 5SGSB7 | 523, 130, 27 | | 781, 195, 27 | | 1,020, 255, 27 | |
| 5SGSB8 | 523, 130, 27 | | 781, 195, 27 | | 1,020, 255, 27 | |