

寻求高质量数字广播：解决质量热点问题


引言

数字电视（DTV）领域的数字信号处理技术发展迅速，图像和音频质量大幅度提高。今后几年 DTV 技术将会进一步提高质量，表现最显著的方面是 DTV 接收的 A/V 源。例如，视频源的质量大大低于演播室中采集到的原始信号源。改进演播和广播基础设施将会显著提升今后的质量。本白皮书分析从视频采集到用户观看整个过程中可能出现的 HDTV “热点”（弱点），讨论在现有分配带宽限制下保持并提高质量的方法。

在演播环境中实现 1080p，支持全高清图像质量

DTV 视频演播环境中各种设备，包括视频混合处理器和路由器、存储服务器、专业级摄像机、监视器以及录音录像、编辑、编码和解码设备等。视频混合处理器产生视频流，通过电视分配通路广播出去，混合来自多台摄像机的现场视频，对存储服务器、视频磁带或者数字录像机（VTR 或者 VDR）的视频进行预录，由编辑器产生流视频节目（参见图 1）。视频混合处理器和视频监视器直接相连，制片人等用户可以从混合处理器上看到输入和输出视频。一般采用 MPEG 或者 JPEG 压缩算法对视频数据进行压缩解压缩，然后存储或者传送给终端观众。

图 1. 典型的演播室设备链接



当今的高清晰（HD）视频演播环境必须能够支持达到 HD 数据传送速率的网络设备。摄制演播使用同轴电缆在设备间传送 SMPTE259M（SDI）和 SMPTE292M（HD-SDI）视频以及嵌入的音频。HD-SDI 接口数据速率高达 1.485Gbps，足以处理 1080I 和 720p 的 HD 分辨率。但是，质量更好的 1080p 全高清视频有更高的带宽要求。


采用 1080p 后，视频摄制演播不但提高了图像质量，而且还有其他的优势。在所有标准中，其分辨率最高，但是不复杂，不存在隔行扫描格式中的移动误差问题。在北美和欧洲，720p 和 1080I 格式都非常流行，预计今后会同时存在，这导致在摄制过程中很难选择究竟采用哪种格式。

如果在摄制过程中使用 1080p，那就很容易转换到 1080I 或者 720p，而且不会降低质量。然而，SMPTE 最近批准了新的 1080p 标准，消除了演播中使用 SDI 电缆造成的带宽瓶颈。新的 SMPTE 标准 424M（定义了 3Gbps SDI 链路上的比特串行数据格式以及 PHY 特性）和 425M（定义了 3Gbps 链路上 SDI 视频各种格式映射传

输) 利用 FPGA 和 PHY 接口芯片在核心技术上的进步, 使 SDI 电缆带宽由 1.485 Gbps 提高到 2.97 Gbps, 增加了一倍, 足以处理单条链路上的全 1080p 串行视频传送。

为了能够快速开发并实现非常灵活的下一代视频混合处理器、摄像机、服务器等演播设备, 支持 1080p, Altera 提供经过硬件测试的 SDI MegaCore® 功能, 实现了三速 SD-SDI、HD-SDI 和 3G-SDI (参见图 2)。MegaCore 功能根据接收到的视频数据类型, 自动探测并在 SD-、HD- 和 3G-SDI 之间进行切换。它还采集并传输标准清晰度 (SD) 视频、720p HD、1080i HD 和 1080p HD。只需要一个 148.5-MHz 压控晶体振荡器 (VCXO) 便能够实现这些 SDI 速率。

图 2. Altera 的三速 SDI MegaCore 结构图



SDI MegaCore 功能含有所有必须的接收和发送构建模块, 支持 270 Mbps、1.485 Gbps 和 2.970 Gbps 等关键的数据速率。接收模块含有循环冗余校验 (CRC) 解码器、线数提取器、视频帧和定时提取器以及格式探测器。发送模块由 CRC 编码器和线数插入器构成。传统的 SD-SDI 模块发送侧含有一个字加扰器, 接收侧进行解扰, 将字对齐。

Stratix® II GX FPGA 的 20 个全双工收发器通道支持三速 SDI 数据速率。低成本收发器系列 Arria™ GX FPGA 的 12 个全双工收发器通道能够支持三种速率。Stratix II GX 和 Arria GX FPGA 的收发器电路集成了硬核时钟和数据恢复 (CDR) 以及串化器 / 解串器 (SERDES) 功能。为了消除时钟数据斜移, Stratix II GX 器件的 CDR 电路使用外部参考时钟来构成其压控振荡器 (VCO) 环路, 恢复出的时钟在相位和频率上与到达数据保持一致。Stratix II GX 器件的 SDI 特征报告表明, 器件在接收和发送抖动规范要求上有足够的余量 (可以向部分有资格的客户特征报告)。Altera 还提供基于 Stratix GX II FPGA 系列的 A/V 开发套件, 该系列直接支持 1080p SDI 接口。

1080p 视频处理

采集到 1080p 视频后, 必须在工作台的未压缩域中对其进行处理, 这种工作台能够满足带宽和性能要求。典型的处理功能包括缩放、去隔行、色度重新采样、颜色空间转换以及混合等。演播系统通常涉及到大部分

这些功能，并且与高速存储器接口链接在一起。系统设计人员使用第三方 IP 以及他们的“秘密武器”来构建这类系统。然而，要实现这类高性能系统的快速开发，需要具有标准接口功能的工作台，以及设计人员能够将其第三方 IP 置入到系统中的方法。这类工作台能够快速高效地集成这些功能。


Altera 提供这种工作台，它包括表 1 列出的功能库。可以配置这些功能，对其进行赋值，处理全 HD (1080p) 数据速率。这些功能也可以由 SOPC Builder 处理，使用名为 Avalon® 流视频的通用接口，很容易实现彼此间的链接。SOPC Builder 使设计人员很容易将不同的组件集成到系统中。Altera 还为广播应用提供 1080p 参考设计，可以用作设计人员的起点。Altera 的 Stratix III FPGA 具有 330K LE、768 个 DSP 模块以及 16 Mbits 的内部 RAM，是视频和图像处理的理想平台。Stratix III FPGA 还支持 533+ MHz 的外部 DDR2 和 DDR3 存储器。

表 1. 视频和图像处理 IP MegaCore 功能包

IP MegaCores 功能	说明
颜色空间转换器	在各种不同的颜色空间进行转换，例如，RGB 至 YcrCb。
色度重新采样器	改变图像帧的色度数据采样率，例如，从 4:2:2 到 4:4:4，或者从 4:2:2 到 4:2:0。
Gamma 校正器	在颜色空间中进行 gamma 校正，以补偿显示屏的非线性特性。
2D FIR 滤波器	在图像数据流上实现 3 x 3、5 x 5 或者 7 x 7 有限冲击响应 (FIR) 滤波器，以平滑或者锐化图像。
2D 中值滤波器	实现一个 3 x 3、5 x 5 或者 7 x 7 滤波器，以邻近像素值的中值来替代每一像素值，从而去除噪声。
Alpha 混合合成器	混合合成多个图像流，实现文本叠加和画中画混合。
缩放器	使用双线性、双三次和定制多相算法来调整图像帧。还支持图像大小和缩放系数的实时更新。
去隔行器	将隔行视频格式转换为逐行视频格式。
扫描线缓冲编译器	将图像扫描线缓冲高效地映射到 Altera 片内存储器中。

图 3 是 Altera 提供的实例参考设计，展示了一个双通道编译时间参数赋值视频处理系统，能够采集并处理 1080p 视频。第一个通道使用 SDI 接口来接收隔行视频，将其转换为逐行视频。第二个通道接收任意分辨率的逐行视频。这两路输入进行混合，缩放，输出至 1080p 分辨率的 DVI 接口。


图 3. 1080p 视频参考设计



高质量多通道音频 SRC

从多个具有不同自然速率的源中对音频重新采样，以建立一个同步节目流，这是摄制以及摄制后期环境中经常要处理的工作。如图 4 所示，广播质量采样率转换 (SRC) 需要很多的变量，包括通道数、输入频率范围、最终输出速率以及接口要求等。

图 4. 系统 SRC 集成实例



IP产品和设计服务公司为音频SRC提供业界最通用质量最好的解决方案。这一SRC解决方案支持从32 kHz到96 kHz的输入采样，输出范围在32 kHz到192 kHz之间，非常灵活，能够适应不同的应用需求。SRC支持并行PCM、AES/EBU和I2S接口标准，以及8个立体声双通道输入和8个立体声双通道输出，这些都可以由设计人员在编译时进行定制。

提高视频压缩质量

改进采集到的视频质量或者进行上转换还只是提高用户接收视频质量的第一步。视频压缩是分配通道上的热门技术，能够提高向最终预约点和基础设施的视频广播效率。从MPEG到MPEG-4的各种压缩标准采用了四种压缩方法：离散余弦变换(DCT)、矢量量化(VQ)、分形压缩以及离散小波变换(DWT)等。表2总结了各种MPEG标准。

表 2. 压缩标准

标准	数据速率	应用
MPEG	<1.5 Mbps	VCD, CD-ROM ; 3级最适合MP3音频播放。
MPEG-2	1.5 Mbps 至 15 Mbps	DTV, 电缆卫星和地面广播。
MPEG-4	0.5 Mbps 至 40 Mbps	视频会议、监控和广播, 第10部分用于H.264。

MPEG-2是目前应用最广泛的标准，在制定该标准时，HD的发展还倍受争议，几乎没有HD节目内容。可以采用一个简单的公式来计算有线和卫星站的容量： $MPEG-2 \text{ 压缩 SD 频道总数量} \times \text{平均压缩视频比特率} = \text{容量}$ 。如果不提高压缩技术，每播出一个HD频道将占用四个SD频道。

为解决这一问题，ITU-T视频编码专家组(VCEG)和ISO/IEC移动图像专家组(MPEG)制定了MPEG-4 Part 10标准(也称为H.264)。H.264支持高质量视频，比特率大大低于以前的标准，而且复杂度没有增加，不会导致设计不切实际而无法实现(例如，特别昂贵)。在固定比特率视频上，目前的H.264方案还远远没有发挥出其优势。

由于H.264 ASSP解决方案一般用于消费类市场，对于数据速率固定不变的视频，其显示质量很难继续提高。然而，广播市场却需要不断提高视频质量。而Altera®FPGA的确在不断提高视频质量，通过大量应用新工艺技术(65 nm以及更小尺寸)，针对视频应用改进体系结构，不断降低硬件成本。

Altera的Stratix II和Stratix III FPGA系列提供丰富的存储器，是实现H.264的理想平台。Stratix III器件的内部存储器高达16 Mbits(在9K和144K模块中)，时钟速率达到600 MHz，总带宽超过了每秒25兆兆位。Stratix III FPGA支持533+ MHz的外部DDR2和DDR3存储器。而且，Altera具有独特的三进制加法器结构，和其他FPGA体系结构相比，将H.264的另一关键功能——移动估算的性能提高了50%。


利用 FEC 实现低成本 IP 视频交付，达到最大 QoS

视频分配由采用有线和其他专网传送转向互联网协议 (IP) 承载视频技术。IP 网络被越来越多地用于实现视频、语音和数据承载等多业务方案。这需要采用低成本解决方案，以解决由于长距离传输和多路由传输后数据包丢失带来的服务质量 (QoS) 问题。同样用于传送非实时数据的 IP 网络现在也被用于向用户传送高速实时视频流。

Altera 的 IP 承载视频参考设计实现的系统支持 MPEG 传送流 (TS) 数据在基于以太网的 IP 网络上传输。参考设计从多个输入中接收 TS 数据，对其进行封装，在以太网上传输。

图 5 所示为实际系统中的典型 IP 承载视频应用。设计使用了业界标准用户数据报协议 (UDP)/IP 网络封装格式，以及实时传送协议 (RTP) 封装，并且可以使用专业 MPEG 论坛的 (Pro-MPEG)#3 类编码 (CoP3) 前向纠错 (FEC) 技术。设计同时支持 100-Mbps (全双工) 和 1-Gbps 以太网链接。利用硬件封装技术，设计以最小的传输延时实现了千兆位以太网线路速率。设计还可以从以太网中接收数据流，恢复出 TS 数据。对于 RTP 封装的数据，提供接收缓冲功能，消除网络抖动，解决数据包排序和重复问题。基于 CoP3 FEC 的数据包丢失恢复是可选功能。

图 5. 典型的 IP 承载视频基本结构




在 IP 环境中确保数据完整的一种方法是进行负载预知处理。负载预知处理涉及到 IP 封装，定时纠正以及应用层 FEC。由于传输通道存在突发噪声，链路级 FEC 不能完全防止数据包丢失。但是，在负载预知设备中嵌入 FEC 能够尽量防止数据包丢失。Altera 的 IP 承载视频参考设计演示了采用 Pro-MPEG CoP3 FEC 的 MPEG-2 T 数据在 IP 网络上的传输。

Pro-MPEG 广域网 (WAN) 工作组的任务之一是推广在 WAN 上利用 IP 来传送高质量节目内容。该工作组推出了能够用于 IP 网络传送 MPEG-2 TS 数据的实用编码方案。这种编码建议了传输协议 (例如，RTP/UDP/IP) 和 FEC 方案，讨论了定时恢复、抖动容限和延迟等问题。参考设计采用了推荐的传输协议，也可以使用 RTP 来支持传统的 UDP/IP 标准。

Pro-MPEG FEC 是一种二维 XOR 算法，根据数据矩阵的大小而有几种可能性。FEC 要求必须在 1 到 20 列以及 4 到 20 行之间。而且，一个矩阵中的数据包总数不能超过 100。举例说明 FEC 的概念：如果 A 和 B 是 RTP 数据包，那么 $F = A \oplus B$ 被称为和 {A, B} 保护集相关的 FEC 数据包。F 是对 RTP 数据包逐字节 XOR 操作的结果。这一运算有趣之处是如果 $F = A \oplus B$ ，那么 $A = B \oplus F$ ， $B = A \oplus F$ 。假如 A 或者 B 丢失了，可以利用 F FEC 数据包恢复出 A 或者 B。


图 6 所示为 Pro-MPEG 矩阵排列，得到的 FEC 开销数据以绿色表示。

图 6. 矩阵排列示例



Altera 提供演示设计，支持两路 TS 至以太网数据通道，以及两路以太网至 TS 通道。该演示使用外部 SDRAM 用于发射器 FEC 数据包缓冲，以及接收器负载和 FEC 数据包缓冲。用户可以编写软件，利用 Nios® II 处理器来控制并监视设计工作。为了进行硬件演示和评估，Cyclone II 版 Nios II 开发套件提供这一演示。参考设计如图 7 所示。

图 7. 完整的 IP 承载视频结构图



支持业界标准 UDP/IP 和 RTP/UDP/IP 封装的 100-Mbps 和 1-Gbps 以太网在硬件中实现后，能够支持千兆位线速以太网，降低了每一 A/V 流的确定性延迟，并具有可配置 UDP/IP 接口。广播应用可以采用 IP 多播，提供可选的第二以太网端口，支持冗余网络体系结构。设计还支持多种独立数据流 (SPTS 或者 MPTS)，灵活的支持 1 至 256 个独立 A/V 流，TS 总带宽大于 900 Mbps。

结论

当今广播行业的 HD 质量还不能充分满足消费者的需求。随着消费者需求的不断增长，急需解决本白皮书讨论的视频质量热点问题。Altera 及其合作伙伴在全 HD 采集、音频速率转换、高质量压缩、视频缩放以及视频传送上展开合作，不断提高视频质量。采用这些可编程 FPGA 解决方案对广播系统进行更新能够提高视频质量，降低比特率，用户会有更好的视觉感受。

详细信息

- Altera 的 IP 承载视频参考设计：
www.altera.com.cn/end-markets/refdesigns/sys-sol/broadcast/ref-video.html
- 关于使用 Altera 视频工作台的其他 1080p 参考设计的详细信息，请联系 Altera 销售：
www.altera.com/corporate/contact/con-index.html

致谢

- Tam Do，广播应用资深技术营销经理，Altera 公司。
- Brian Jentz，广播应用广播视频市场开发经理，Altera 公司。
- Girish Malipeddi，广播应用资深技术营销工程师，Altera 公司。
- Herve Mer，欧洲广播和消费类市场开发经理，Altera 公司。
- Todd Scott，广播应用资深总监，Altera 公司。



101 Innovation Drive
San Jose, CA 95134
(408) 544-7000
<http://www.altera.com>

版权 © 2008 Altera 公司。保留所有版权。Altera、可编程解决方案公司、程式化 Altera 标识、专用器件名称和所有其他专有商标或者服务标记，除非特别声明，均为 Altera 公司在美国和其他国家的商标和服务标记。所有其他产品或者服务名称的所有权属于其各自持有人。Altera 产品受美国和其他国家多种专利、未决应用、模板著作权和版权的保护。Altera 保证当前规范下的半导体产品性能与 Altera 标准质保一致，但是保留对产品和服务在没有事先通知时的升级变更权利。除非与 Altera 公司的书面条款完全一致，否则 Altera 不承担由此处所述信息、产品或者服务导致的责任。Altera 建议客户在决定购买产品或者服务，以及确信任何公开信息之前，阅读 Altera 最新版的器件规范说明。