Arria GX FPGA收发器简介
Arria™ GX FPGA中的嵌入式收发器采用了与Stratix® II GX FPGA同样的可靠收发器技术进行开发。Arria GX收发器同类最佳的信号完整性以及低功耗特性与可靠的Stratix II GX FPGA收发器构建模块完全一样。Arria GX收发器针对主流串行I/O应用进行了优化，支持从600Mbps到3.125Gbps的串行I/O协议。Arria GX收发器支持的串行协议包括：
- PCI Express (x1和x4)
- Serial RapidIO® (SRIO)
- 千兆以太网
- SDI
- XAUI
- 其他协议的基本模式
表1重点介绍了Arria GX FPGA的特性和优点。
| 表1.Arria GX收发器特性总结 |
| 特性 |
说明 |
优异的信号完整性 |
Arria GX收发器基于为Stratix II GX FPGA开发的Altera® 成熟的收发器技术，确保了对所支持协议的标准兼容性。 |
低功耗 |
收发器每通道在2.5Gbps时仅消耗125mW的功率。 |
通道均衡 |
收发器可利用固定均衡设置来均衡串行通道，实现发送预加重和接收均衡。 |
PCS支持
(硬核IP) |
收发器包括以下PCS层：PCI Express PIPE兼容PCS、千兆以太网状态机和SRIO。 |
系统级诊断 |
收发器支持串行环回、反向串行环回以及伪随机二进制序列(PRBS)产生器和校验器。 |
收发器的其他特性
- 高达3.125Gbps的高速串行支持
- 器件可提供12个高速串行收发器通道
- 一个收发器块可以驱动两种串行协议
- 每个发射器和接收器通道的关断功能降低了不工作期间的功耗
- 可选片内匹配电阻提高了各种传输介质的信号完整性
- 信号丢失接收指示
- 内置自测试(BIST)
- 热插入/拔出保护电路
- 8b/10b编码器/解码器实现8位至10位编码和10位至8位解码
- 相位补偿FIFO缓冲实现收发器模块和逻辑阵列之间的时钟域转换
- 接收器FIFO缓冲重新同步接收数据和本地参考时钟
|
文档资料
> 
