Altera的单片配置方案――增强配置器件，具有许多高级特性如解压引擎、动态配置、8bit并行配置、外部Flash接口、在系统可编程性（ISP）和可编程时钟，下面将具体介绍这些特性。
数据压缩/解压引擎
Altera最新的增强配置器件――EPC16器件具有30Mbit的配置存储器。器件上16Mbit的Flash芯片，加上数据压缩/解压方案，使配置存储量翻倍成为可能。
在Quartus® II或MAX+PLUS® II软件中生成配置数据，并有效地压缩1.8倍。然后这些数据下载到配置器件中，解压引擎解释这些数据，将其发送给可编程逻辑器件（PLD），如图1所示。采用压缩/解压，单个EPC16器件能够配置Stratix™ II EP2S60或Stratix EP1S80器件。
图1. 数据压缩/解压过程
动态配置
现今高科技市场的高速变化和创新推动了对以小系统停机时间完成快速在系统升级的需求。Altera增强配置器件中的页面模式允许器件存放八张动态大小页面，能够满足这些需求。
页面模式特性允许设计者在单个配置系统中存放PLD的多个配置，简单地设置页面模式管脚就能够动态地切换PLD的功能，见图2。
图2. 页面模式特性
例如，0页可能包含让PLD只能处理数据包的配置，而1页包含另一个让同一个PLD处理数据和话音包的配置。用户根据最终用户的选择，以最小的停机时间快速配置一个系统或其它功能。
Stratix II、Stratix或Stratix GX器件结合这个特性，是远程系统升级的理想选择。这些八张动态大小的页面也能为板上的多个PLD存放配置文件――不需要多个配置器件。使用单个器件节省了宝贵的单板空间，大大地减小了单板的复杂度。
8-Bit并行配置
增强器件为设计者提供了一些编程PLD的选择。这些方式包括：
- 传统串行模式
- 多配置模式，多达8个PLD并行配置
- 新的快速8比特并行模式
使用支持8bit并行编程器件（如Stratix II，Stratix，Stratix GX和APEX™ II器件），增强配置器件能够以8bit并行流下载编程数据――将配置时间缩短8倍。这配置器件结合可编程时钟提供的更快的时钟速度，这些配置器件能够大大地缩短配置时间，如图3。增强配置器件也能够以传统串行模式或8bit并行编程模式对一条链上的多个PLD进行编程。
图3. 8bit并行配置缩短配置时间
外部Flash接口
Altera的增强配置器件具有丰富的存储器。老式的配置器件只能用于配置，而增强配置器件则不同，它有Flash存储器，能作为通用存储器。微处理器和PLD都能够使用通用存储器，使配置器件称为Flash/配置方案，进一步减小了对板子空间的需求。
设计者能够通过业界标准的外部Flash接口访问Flash存储器，见图4。这种Flash接口和Flash存储器专用引导模块的组合使得增强配置器件在配置完PLD之后来引导外部处理器，如Nios®软核嵌入式处理器。
图4. 外部Flash接口
在系统可编程性
通过业界标准的联合测试行动组(JTAG)接口提供系统可编程性（ISP）支持，符合IEEE标准1532。所有的增强配置都是具有ISP能力，它允许在系统设计升级增加系统灵活性，流水线制造过程降低成本。
可编程时钟
增强配置器件的可编程时钟特性为设计者提供多种时钟速度，增加设计灵活性和更快的配置时间。用户能够从内部生成的10MHz、33MHz、50MHz或66MHz时钟或高达133MHz的外部设计选择，见图5。设计者使用Quartus II或MAX+PLUS II软件，能够调整时钟倍减器单元的N因子，修改时钟获得任何所需的频率。该过程和在软件中设置所需频率的一样简单。
图5. 可编程时钟特性
