|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
对于16位和32位输入,MAX® II 器件实现的宽输入地址解码设计在性能上和MAX 7000AE器件相当。然而,随着输入数量的增加,MAX II 的性能优势逐渐增大。和具有较大量化时延的传统宏单元CPLD体系结构不同,MAX II 器件精细粒度体系结构的渐进式时延要小得多。表1所示为MAX II 和MAX 7000AE器件的性能对比。
|
表1. 宽输入功能的性能对比 |
|||
|
设计类型 |
宽度 |
最佳MAX II 性能(ns) |
最佳MAX 7000AE 性能(ns) |
|
单地址的地址解码 |
16 位输入 |
5.4 |
5.0 |
|
32 位输入 |
6.0 |
5.0 |
|
|
64 位输入 |
6.9 |
10.5 |
|
虽然MAX II 体系结构不同于传统的CPLD体系结构,而优化宽输入功能(针对适配和性能)的软件方法保持不变。宽输入功能被分到多级逻辑中,以合理实现适配和性能目标。虽然MAX 7000AE体系结构的每个逻辑阵列块(LAB)有较多的输入,而MAX II 体系结构提高了适配特性,性能更好(参见表2)。
|
表 2. MAX II 支持宽输入功能的特性 |
|
|
特性 |
说明 |
逻辑和I/O单元之间没有固定连接 |
传统CPLD的I/O单元被锁定为特殊宏单元,导致了布局上的限制。MAX II 器件没有这些限制,因为它的逻辑和I/O单元之间的连接非常灵活。每一逻辑单元(LE)可以和任一I/O引脚连接。 |
每个LAB更多的逻辑容量 |
MAX II 逻辑块的逻辑容量是传统CPLD宏单元块的两倍,在LAB中提供更多的逻辑功能(例如,维持单级逻辑),进一步提高了性能。 |
多级逻辑功能较小的LAB至LAB延时 |
提高多级逻辑功能的性能,例如实现需要两级或者多级逻辑的复杂宽输入功能。 |
嵌入式进位链和级联链 |
支持LAB至LAB或者LE至LE更快的通道,进一步提高了设计性能。 |
典型宽输入应用包括地址解码、状态机和快速计数器。对于这些应用,扇入一般是地址总线的宽度。对于超过每个 LAB 最大扇入的功能,使用了多个 LAB 。在这些情况中,由于 MAX II 器件的 LAB 至 LAB 延时非常小,因此性能得到了提高。
| 请填写反馈意见 |
![]() |
主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买 器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料 联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明 Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。 |