无论是在新的还是当前的FPGA市场中，Cyclone™器件都在那些低成本和大批量的应用中扮演着重要的角色，不再受到外围设备的应用限制。FPGA现在在系统中担当许多重要的处理功能。当器件在系统中担当重要角色的时候，它们通常都要能够高速地与外部的存储器进行数据传输。这些存储器的应用一般是因为其容量远远超过了片内的存储器资源。
Cyclone 器件通过片内内嵌的专用接口电路来实现与双数据速率(DDR)SDRAM和FCRAM以及单数据速率(SDR)SDRAM器件来进行快速可靠的数据交换，最高速率可达到266兆比特每秒(Mbps)。如果再结合针对Cyclone器件优化过的即取即用的intellectual property (IP)控制器核，工程师可以在几分钟之内将一个SDRAM和FCRAM的功能合并到一个系统之中。
DDR SDRAM及FCRAM器件
DDR SDRAM 器件因为其低功耗，相对低的价格，以及较快的数据传输能力，近年来而变得越来越流行。DDR SDRAM拥有与SDR相同的的结构，但是在时钟的上下两个沿都传输数据，从而数据交换的带宽加倍。DDR SDRAM器件对市场的穿透能力远远超出了个人电脑，现在已经广泛的出现在应用领域的各个部分，诸如网络、通讯、机顶盒还有家庭娱乐系统中都出现了它的身影。
FCRAM器件是一种和SRAM很类似的、低延迟时间的、基于SRAM功能架构的存储器件。在 大容量、类似SRAM性能和功耗更低的应用环境下，FCRAM提供了更好的性能。和SDRAM类似，FCRAM支持在时钟的上下两个沿进行数据交换。基于其更快的性能，FCRAM适用于流水线存储和预置数据操作，这种操作比SDRAM架构的存储器相比大大减少了访问时钟周期。
接口技术详情
如图1所示，所有Cyclone器件使用优化的I/O引脚实现和DDR SDRAM、FCRAM器件的接口连接。每一个I/O区包含两套接口信号引脚，每套引脚含一个数据采样信号（DQS）引脚和八个关联数据（DQ）引脚。这些引脚采用SSTL-2 Class II 电平标准来实现和外部存储器件的高速数据传输。每个器件最多可支持48个DQ引脚和对应8个DQS引脚，支持一个32位宽的具有纠错能力的双列存储器模块（DIMM）。
图1. DQS和DQ信号引脚
读操作
图2显示了从存储器件读取一个单一数据比特的读操作。DQS信号位于输入的DQ信号的中央，用来驱动器件内的全局时钟网络。DQ信号在该时钟的上下两个沿被FPGA的寄存器采样，并使用第二套上升沿采样的内部寄存器使之与系统时钟同步。
图2.外部存储器读操作
写操作
图3显示了往外部存储器件写入一个单一数据比特的写操作。输出给外部存储器件的DQS信号与输出的数据信号有90度的相移。输出使能逻辑用来满足前后缓冲保护的时序要求。
通过一套逻辑寄存器和输出多路复用器，数据A和数据B在时钟的上下两个沿合成输出为DQ信号,输出给外部存储器件,该时钟和内部系统时钟同步。
图3.外部存储器件写操作
Cyclone器件外部存储器接口相关的更多信息请参阅Cyclone器件手册中的Cyclone器件系列数据手册章节。
