Cyclone器件中的锁相环
Cyclone™器件内置最多2个增强型得了锁相环，它可以提供给用户高性能的时钟管理能力，诸如频率合成、可编程移相、片外时钟输出、可编程占空比、失锁检测、以及告诉的差分时钟信号的输入和输出。 Cyclone器件内部的锁相环可以简化板级设计的时序问题。 Cyclone的锁相环为客户应用提供了高性价比的时序控制方案。这些应用包括了消费品、通讯产品、计算机、汽车电子、工业及无线系统。图 1所示为Cyclone器件内锁相环的原理框图。
图1. Cyclone器件锁相环原理框图
时钟的倍频和分频
Cyclone的锁相环电路对时钟和成的能力，这样，内部实际运行的时钟可以不同于输入的时钟频率。每个锁相环可以提供3个不同频率的输出。锁相环通过乘以m或除以比例因数(n x 后放大计数器)，其中的m、 n和后比例放大计数器可以设置成从1到32的参数。
Cyclone的锁相环可以实现对一个应用进行时分复用的功能，这样对于某些特定的电路就可以在一个时钟周期内运行多次。通过时分复用，您可以用较少的逻辑资源来实现需要的功能，这样利用这种共享资源的办法来增加芯片内的可用资源。
片外时钟输出和反馈
每个锁相环还可以有一个差分的或单端的片外时钟输出。每个锁相环有一对片外时钟输出管脚。该输出管脚可以支持表1所示的多种I/O标准。片外时钟输出可以用来用做系统时钟或用来同步整个板上的不同器件。其时钟反馈特性可以用来补偿内部的延时或使输出的时钟与输入时钟相位对齐。
| 表 1. Cyclone锁相环特性 |
| 特性 |
锁相环支持 |
| 时钟倍频及分频 |
m/(n x post-scale counter) (1) |
| 移项 |
分辨率最高到150-ps递增 (2), (3)(2), (3) |
| 可编程占空比 |
3 |
| 内部时钟输出数目 |
2 |
| 片外时钟输出数目 |
最多1对差分或1个单端信号 |
| 输入及输出时钟可支持的I/O标准 |
LVTTL, LVCMOS, 2.5/1.8/1.5 V, 3.3-V PCI, SSTL-2 Class I & II, SSTL-3 Class I & II, LVDS |
表1注释:
- m计数器、n计数器和后放大计数器的范围从1到32。
- 最小的项移为VCO周期除以8。
- 如果以度为单位增加，Cyclone器件的输出至少可以以45°递增。更小的增加度数有可能受到频率和分频系数的限制。
可编程相移
Cyclone的锁相环具有可编程移相的能力。用户可以在一个时间单元内对时钟进行移项，最高分辨率达到150ps。可编程移项特性一般用于匹配那些关键时序路径上时钟沿的约束，诸如建立时间和保持时间的约束。
相位已锁定检测信号
相位已锁定输出信号用来指示输出时钟相对于参考时钟已经完全稳定锁定。它一般用于系统控制和同步整个板子上的不同的其他器件。
可编程占空比
可编程占空比使得锁相环可以产生不同占空比的输出时钟。可编程占空比特性在双速率(DDR)应用中非常有用，在这种应用中数据在时钟的上升沿和下降沿各发送一次。 可编程的占空比使得用户可以控制时钟上升沿和下降沿的位置，从而简化在这些沿上的建立时间和保持时间的要求。
|
文档资料
> 
