Cyclone II器件的嵌入式乘法器
Cyclone™ II器件提供最多150个18比特x 18比特的乘法器，可以实现通用数字信号处理（DSP）功能，如有限推动响应（FIR）滤波器、快速傅立叶变换（FFT）、相关器、编/解码器和数字控制振荡器（NCO）。 与基于逻辑单元（LE）的乘法器相比，嵌入式乘法器提供了更高的性能和逻辑效率。Cyclone II 器件内部的嵌入式乘法器是低成本DSP应用的理想解决方案（见表1）。
| 表1.Cyclone II DSP应用 |
| 应用 |
| 消费类 |
有线和无线通信 |
汽车 |
军事、工业和医学应用 |
- Set-Top Boxes
- 照相机
- 音频/视频会议设备
- 等离子显示器
- 高清晰度电视机（HDTV）
- 便携式摄像机
|
- 调制解调器
- 数字环路线缆接入复用器(DSLAM)系统
- 高速无线用户端（CPE）设备
- 无线局域网（LAN）接入节点
|
- 导航系统
- 卫星无线电接收器
- 混合电视接收器
- 远程信息处理
- 娱乐设备
|
- 医用设备（例如：MRI、X射线）
- 雷达
- 软件无线电
- 网络测试设备
|
嵌入式乘法器详情
Cyclone II FPGA内部的嵌入式乘法器能够实现在典型DSP功能中经常用到的简单乘法器操作。每个嵌入式乘法器（见图1）都能够被配置成为一个18比特x18比特的乘法器，或两个9比特x9比特的乘法器。
图1. Cyclone II器件内部的嵌入式乘法器
嵌入式乘法器同时支持有符号和无符号数的乘法。它还提供可选的输入和输出寄存器，用以提高性能。
嵌入式乘法器也可以与Cyclone II器件的M4K RAM块进行无缝集成，实现使用包括乘法和存储器操作的高效DSP算法，如FIR 滤波器和视频处理。表2所示为Cyclone II器件提供的乘法器数量。
| 表2. Cyclone II器件内可用乘法器数量(1) |
| 器件 |
LE |
18比特x18比特乘法器 |
9比特x9比特乘法器 |
| EP2C5 |
4,608 |
13 |
26 |
| EP2C8 |
8,256 |
18 |
36 |
| EP2C20 |
18,752 |
26 |
52 |
| EP2C35 |
33,216 |
35 |
70 |
| EP2C50 |
50,528 |
86 |
172 |
| EP2C70 |
68,416 |
150 |
300 |
表2注释：
- 以上两列乘法器的数量不能相加（也就是说，EP2C1器件提供13个18比特x18比特的乘法器或26个9比特x9比特的乘法器，但不同时提供）。
嵌入式乘法器性能
Cyclone II器件的嵌入式乘法器能够在250 MHz下运行，消除了复杂算法计算的性能瓶颈，将DSP系统的整体吞吐量提高了若干个数量级。Cyclone II器件可被用作DSP应用的FPGA协处理器，分担DSP处理器的复杂算法计算，以更低的系统成本推进系统的整体性能。
相关链接
|
文档资料
> 
