Cyclone II FPGA内实现Nios II处理器
Nios® II 系列嵌入式处理器在Cyclone™ II FPGA中实现，可以为价格敏感的以及涉及大量计算的应用提供高性价比的处理方案。在Cyclone II 器件中实现Nios II 嵌入式CPU内核，能够达到超过100 DMIP的性能。最大的Cyclone II器件内具有多达68,416 个LE，单个器件内可以例化多个Nios II 内核，每个内核都可以实现如下功能：
- 运行一个操作系统
- 通过一个以太网连接提供远程升级和FPGA配置
- 数据和I/O 处理
基于成功的第一代Nios处理器，在Cyclone II 器件中实现Nios II 处理器，给价格敏感的应用提供了一个最佳的解决方案。消费电子、通信、计算、工业、汽车和无线市场领域都受益于嵌入式软核处理器与低成本FPGA的集成。特别是象数字多媒体网关、低端交换机及路由器，以及汽车娱乐系统等应用，更受益于单芯片系统的实现，能够利用Nios II处理器和Cyclone II FPGA。
图1所示为多个Nios II嵌入式处理器是如何集成到一个Cyclone II器件上去的。在这种系统中，通常有一个数据搬运处理器，控制外部接口（PCI和以太网），片外SDRAM和任意IP核之间的数据流动。另一种处理器还可以用来处理人机交互界面（例如键盘、LCD显示器），从高速器件功能中分担低速任务。
图1.在Cyclone II FPGA内例化系统
注释：
- 输入/输出处理器
- 人机交互界面处理器
Nios II 系列
Nios II嵌入式处理器系列包括三种CPU内核：高性能内核（Nios II/f，快速）、低成本内核（Nios II/e，经济）和性价比均衡内核（Nios II/s，标准）。这三个内核支持同一个免费许可，分享一个通用的32比特指令集架构（ISA），100％兼容二进制代码。图2显示了这些内核在面积和性能之间的关系。
图2. Nios与Nios II系列逻辑耗用和性能
Nios II处理器能够执行最多256个定制指令，在Nios II嵌入式处理器操作控制下，允许关键性的软件子程序在硬件中实现。定制指令能够用来实现某些功能，这些功能如果用软件实现将占用许多时钟周期，但是在硬件中则可能一个时钟周期就可以完成，从而提高了系统性能和数据吞吐量。为了更进一步地提高这些定制指令的效率，Cyclone II器件包含了用于代码或/与数据存储的M4K存储器块，以及能够实现DSP功能的18x18乘法器。
Nios II处理器包括一个外围设备库，可以使开发人员在极短时间里将一个概念转化为可以实际操作的设计。这些外围设备包括：
- 串行接口(UART, SPI, JTAG UART)
- 片内RAM和ROM，以及片外SRAM、flash、SSRAM和SDRAM存储器接口
- 通用并行I/O (GPIO)
- 直接存储器访问
- 联合测试行动组（JTAG）调试接口
完整的低成本SOPC解决方案
Altera的SOPC Builder系统开发工具为开发人员提供了一个功能强大的平台，从标准的和用户创建的IP功能集构造可编程单芯片系统（SOPC），这个IP功能集支持超过60个Altera和AMPPSM合作伙伴提供的外围设备。利用SOPC Builder，Cyclone II开发人员能够轻松地将部件集成到完整的系统中去，包括处理器、外围设备、片内存储器和片外存储器接口，以及用户定义的逻辑。SOPC Builder创建了VHDL或Verilog HDL 的Avalon™ 交换网模块连接整个系统，包括多主设备总线仲裁和中断控制逻辑。SOPC Builder 还创建了带有定制硬件仿真激励的仿真环境，以及带有C和汇编程序库的软件开发环境，用以在定制系统中访问外围设备。
SOPC Builder能够通过简单的Avalon总线接口，自动地连接任何先进的高性能总线主设备或从外围设备，以及任何用户定义逻辑。请参阅Nios II 外围设备和接口库，获取更多Nios II处理器可用外围设备的详细信息。
|
文档资料
> 
