Cyclone II功耗优势——是相竞争90nm低成本FPGA功耗的一半
图.1 最差情况下总功耗比较
Cyclone II器件做为业界成本最低、功耗最低的90nm FPGA，其静态功耗低至12 mW，一直保持在低成本FPGA领域的市场领先地位。Cyclone II器件从根本上针对低成本进行构建，对低功耗进行优化，功耗仅是相竞争90nm低成本FPGA的一半。
与相竞争90nm低成本FPGA相比，Cyclone II器件具有：
了解Cyclone II FPGA与竞争FPGA的对比，请访问Cyclone II功耗对比。
Altera®具有最精确、最完整的功耗管理设计工具。竞争供应商只为其低成本系列提供典型芯片功耗估算，而Altera通过其工具套件，额外提供85°C和最差情况下的芯片功耗估算，有利于实现真实可靠的设计。Altera的以下资源为工程师提供最精确、最可靠的功耗信息：
Altera降低芯片功耗的方法
可以采用多种方法来降低芯片功耗。表1描述了Cyclone II FPGA中所采用的一些方法。
|
表 1. 减小90nm功耗的芯片设计和工艺方法
|
|
方法
|
对功耗的改善
|
特效
|
|
降低内核电压
|
降低总功耗
|
|
|
增加Vt (阈值电压)
|
降低静态功耗
|
- 减小漏电流
- 降低晶体管性能
- 适用于对速率要求不高的路径
|
|
增加晶体管长度
|
降低静态功耗
|
- 减小漏电流
- 降低晶体管性能
- 适用于对速率要求不高的路径
- 减小工艺过程中的功耗差异
|
|
改变工艺：
由FSG变为低K绝缘工艺
|
降低动态功耗
|
- 降低约10％的动态功耗
- 性能提高约10％
- TSMC成熟的0.13微米工艺
- TSMC 90nm产品全部采用该工艺
|
|
降低I/O引脚电容
|
降低动态功耗（I/O）
|
- 降低动态功耗
- 提高I/O性能
- 改善器件内部信号完整性
|
|
高效激励时钟结构
|
降低动态功耗
|
- 部分时钟网络自动关断功能可显著降低动态功耗
- 多种时钟资源类型实现功耗最佳时钟选择
|
制造商应明智的采用表1中描述的方法来优化性能，同时将芯片功耗降到最低。Altera采用这些步骤尽可能的降低功耗，而不会牺牲用户的性能要求或者制造能力。Altera FPGA发热更低，消耗更少的系统功耗。
相关链接
|
文档资料
> 
