文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

器件   |   设计软件   |   IP   |   设计服务   |   开发套件及配件   |   资料

高端 FPGA       关于Stratix系列    Stratix IV (E和GX)    Stratix III (L和E)    Stratix II (和GX)    Stratix (和GX)     中端FPGA    Arria (GX)     低成本FPGA    Cyclone III        简介                体系结构                功耗           最终市场应用           设计资源           文档资料           开始设计    Cyclone II    Cyclone     CPLD    MAX II (和G, Z)    MAX 3000A     ASIC       关于Hardcopy系列    HardCopy IV (E和GX)    HardCopy III    HardCopy II    HardCopy Stratix     特殊市场供货    无铅       扩展温度标准       工业温度       军事温度       汽车温度     配置器件    增强型配置器件    串行配置器件     成熟器件       产品列表

主页 > 产品 > 器件 > Cyclone III > 简介 > 体系结构 打印此页 订阅电邮新闻 Cyclone III器件系列体系结构 Cyclone® III系列65-nm FPGA前所未有地同时实现了低功耗、低成本和高性能。其体系结构包括高达120K的垂直排列逻辑单元(LE)、以9-Kbit (M9K)模块构成的4Mbits嵌入式存储器、嵌入式乘法器以及被I/O单元(IOE)围绕的锁相环，如图1所示。高效互联和低斜移时钟网络为时钟和数据信号结构提供连接。 图1. Cyclone III 平面布置 关键特性 互联 功耗 密度 嵌入式18x18乘法器 嵌入式存储器 成本最佳的体系结构 时钟管理 外部存储器接口 I/O 灵活性 接口和协议支持 信号完整性 片内匹配 市场专业需求 远程系统更新 降低 SEU 给本页评分   相关链接 下载Cyclone III 手册 (PDF) 了解更多信息!

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。