Cyclone III 器件系列体系结构

Cyclone^® III FPGA前所未有地同时实现了低功耗、低成本和高性能。其体系结构包括高达120K的垂直排列逻辑单元(LE)、以9-Kbit (M9K)模块构成的4Mbits嵌入式存储器、200个18x18的嵌入式乘法器。Cyclone III LS FPGA在布局上提供丰富的存储器和乘法器资源，包括200K逻辑单元、8 Mbits嵌入式存储器和396个嵌入式乘法器。

所有体系结构都含有非常高效的互联和低偏移时钟网络，为时钟和数据信号结构提供链接。如图1所示，锁相环(PLL)周围是I/O单元(IOE)。

图1. Cyclone III 平面布置

相关链接

• 下载Cyclone III 手册 (PDF)了解更多信息