Altera的HardCopy®系列结构化ASIC由一组通用的基本层构成，顶层金属层为您的设计而保留，缩短了回转周期。
HardCopy系列能够提供风险最低的结构化ASIC，这是因为您可以先在FPGA中进行开发和验证，然后将设计移植为确保成功、功能等价的HardCopy器件。
采用HardCopy结构化ASIC，您可以得到高级ASIC技术的密度、性能和成本，以及FPGA设计流程的灵活性。只有Altera能够提供这种能力。
HardCopy工艺技术与等价FPGA相一致
三代HardCopy系列——HardCopy II、HardCopy Stratix和HardCopy APEX器件，与其等价的FPGA采用同一工艺技术和工艺电压开发（参见表1）。由于与FPGA等价的HardCopy系列器件在投入制造之前，FPGA经过了严格的测试、量产和批量发售，因此，移植过程没有风险，最大限度的保证首次成功，达到客户产品及时面市的要求。
| 表1. HardCopy系列工艺技术 | ||||
|
器件系列
|
HardCopy工艺技术 | 定制层数量 | 电压（与FPGA相同） | FPGA工艺技术 |
|---|---|---|---|---|
| HardCopy II |
90 nm |
2 | 1.2 | 90 nm |
| HardCopy Stratix | 0.13 µm | 2 | 1.5 | 0.13 µm |
| HardCopy APEX 20KC | 0.18 µm (Al) | 3 | 1.8 | 0.15 µm 全层铜 |
| HardCopy APEX 20KE | 0.18 µm (Al) | 3 | 1.8 | 0.18 µm (Al) |
HardCopy系列缩短了开发时间，降低了开发成本
HardCopy系列结构化ASIC采用的通用基本层包括逻辑、硬件知识产权（IP）——例如存储器、I/O引脚和锁相环（PLL），以及布线和电源总线（参见图1）。器件采用顶层金属层进行定制。
图1 标准单元和结构化ASIC技术的不同
与标准单元ASIC相比，HardCopy结构化ASIC具有非常低的流片（NRE）成本、更短的回转周期和更低的风险：
-
只需要生成顶层金属层，缩短了设计时间，降低了成本
-
基本层经过预设计、验证和表征。解决了所有的深亚微米影响。
