HardCopy® II ASIC和其他的Altera® 产品一样，在体系结构上尽可能降低设计功耗。为减小电流泄漏，所有未使用的模块——RAM、逻辑、全局时钟和PLL，都没有和电源连接。对于工作电源，HardCopy II 器件的时钟电路和硬线逻辑连接降低了动态功耗。
图 1 所示为总功耗的构成，以及HardCopy II ASIC和辅助Stratix® II FPGA原型之间的相对值。
图 1. 功耗对比
如图1所示，总体上，Stratix II FPGA和HardCopy II ASIC的I/O功耗和RAM/DSP功耗基本相同。由于所有未使用单元都没有和电源连接，因此大大降低了动态 ( 时钟/逻辑) 功耗，并切实降低了泄漏功耗。
HardCopy II ASIC功耗降低了50％以上。
低功耗优势
在很多应用中，降低定制逻辑器件的功耗具有极大的优势，这些应用包括：
- 便携式或者手持式电池供电的设备
- 空间受限和其他散热困难的环境
- 对价格敏感的应用，其散热系统的性价比较低。
HardCopy II 系列只是 Altera 低功耗定制逻辑器件产品的一个例子。结合全面的体系结构和芯片改进方法，以及最新的半导体工艺技术和为客户提供的完整的功耗管理工具， Altera 继续在优秀的功耗技术上保持领先地位。
精确的功耗估算和分析
从设计规划到实施的整个过程中， Altera 通过最精确和完整的功耗管理设计工具来支持功耗估算和分析。 Altera 对功耗精确分析做出了承诺，是唯一能够在工具包中提供 85°C 和最差芯片功耗估算的可编程逻辑供应商。 Altera 提供以下功耗估算和分析资源：
在设计规划阶段使用 PowerPlay 早期功耗估算器，而在设计实施阶段使用 PowerPlay 功耗分析器。 PowerPlay 早期功耗估算器是一种基于表格的分析工具，可以进行基于器件和封装选择以及工作条件和器件利用率的早期功耗分析。
PowerPlay 功耗分析器是更详细的功耗分析工具，它使用了实际的设计布局布线和逻辑配置，利用仿真波形非常精确地对动态功耗进行估算。总体上，在正确的设计信息基础上，功耗分析器的精度一般可以达到 ±10 ％。 Quartus II PowerPlay 功耗估算模型和实际芯片测量密切相关。 Altera 使用 5,000 多个不同的测试配置来测量 Stratix FPGA/HardCopy ASIC 系列器件中每个组成部分的功耗。每一配置的重点是测量在该配置下 FPGA 中的某一电路组成。
Quartus II 功耗优化
详细的设计实现可以提高性能，减小面积，降低功耗。以前，通过布局布线设计流程，在寄存器传送级 (RTL) 自动均衡考虑性能和面积。 Altera 在设计流程进行功耗优化上一直保持领先优势。 Quartus II 开发软件结合 Altera 产品的增强体系结构，继续提供领先的功耗解决方案。
Quartus II 软件采用了大量透明、自动进行的功耗优化措施，利用体系结构来降低功耗，包括：
- 转换主要的功耗模块
- 映射用户 RAM ，降低其功耗。
- 重新构建逻辑来降低动态功耗
- 正确地选择逻辑输入，降低高触发网络的电容。
- 降低内核逻辑的面积和走线要求，以减小布线的动态功耗。
- 修改布局以降低时钟功耗
相关链接
- Quartus II 开发软件手册 中的功耗优化(PDF)一章
- HardCopy II/Stratix II 早期功耗估算器
- Quartus II PowerPlay 功耗分析和优化技术
- 功耗管理资源中心
