| 表 1. HardCopy Stratix与Stratix FPGA对比 |
| 特性 |
功能 |
| Stratix 器件 |
HardCopy Stratix器件 |
| TriMatrix™存储器 |
多达7 Mbits的TriMatrix存储器 |
多达5.6 Mbits的TriMatrix存储器 |
| 外部存储器接口 |
高密度SRAM和DRAM器件的外部存储器接口 |
相同 |
| SRAM器件接口 |
支持双倍数据速率(DDR)、四倍数据数率(QDR)、QDRII和零总线转换(ZBT) SRAM器件,时钟速率最大200 MHz |
相同 |
| DRAM器件接口 |
支持单倍数据速率(SDR SDRAM)、DDR SDRAM和快速循环RAM(FCRAM),时钟速率高达200 MHz |
相同 |
| 数字信号处理(DSP)模块 |
多达22个的DSP模块 |
相同 |
| DSP性能 |
高达每秒463GMACS的DSP吞吐量 |
相同 |
| 高I/O带宽 |
支持多种单端和差分I/O标准 |
相同 |
| 差分I/O支持 |
多达152个的高速差分I/O通道,80个通道针对数据速率840 Mbps进行了优化,支持新兴的I/O接口,如LVDS、LVPECL、PCML和HyperTransport™ 标准。 |
相同 |
| 单端I/O支持 |
支持宽带单端I/O接口标准,如SSTL、HSTL、GTL、GTL+、CTT和PCI-X |
相同 |
| 高速接口 |
支持较多的接口标准,如SPI-4 Phase 2、SFI-4、万兆以太网XSBI、HyperTransport、RapidIO™和UTOPIA IV 标准。 |
相同 |
| 时钟管理电路 |
支持多达12个的可编程锁相环(PLL)和40个系统时钟 |
相同 |
| 时钟管理功能 |
多种高级时钟管理功能包括时钟转换、PLL重新配置、扩展频谱时钟控制、频率综合、可编程相位转换、可编程延时转换、外部反馈和可编程带宽等 |
相同 |
| 片内匹配 |
支持片内匹配 |
相同 |
| 远端系统升级 |
支持远端系统升级 |
相同 |
| Nios® II 嵌入式处理器 |
支持Nios® II 软嵌入式处理器,整体系统性能表现超过200 Dhrystone MIPS (DMIPS) |
相同 |
| 嵌入式测试能力 |
目前不能提供 |
可提供 |
| 配置仿真 |
目前不能提供 |
可提供 |