HardCopy Stratix结构化ASIC简介

HardCopy^®Stratix器件源自Stratix^® FPGA 体系结构，实现了到大批量、低成本结构化ASIC的无缝移植。平均起来，与Stratix FPGA相比，HardCopy Stratix器件性能提高了50％，功耗降低了40％。

HardCopy Stratix器件由Quartus^® II 设计软件全面支持，具有业内第一个也是唯一的由FPGA原型到大批量结构化ASIC的统一设计流程。Quartus II软件还为HardCopy Stratix器件提供功耗和性能估算，可实现精确的前端设计性能估算并具有流畅的设计流程。

表1和表2列出了HardCopy Stratix器件系列的特性、I/O引脚数和封装选项。

注释：

1. 该器件的M-RAM模块数量与相应Stratix FPGA的M-RAM数量不同。
2. 全部9x9乘法器的数量。要得到每个器件全部18x18乘法器的数量，将全部9x9乘法器的数量除以2。要得到每个器件全部18x18乘法器的数量，将全部9x9乘法器的数量除以8。