HardCopy器件问与答
以下是关于Altera® HardCopy®器件的常见问题。
Q.什么是HardCopy II结构化ASIC系列?
A. HardCopy II结构化ASIC是由Stratix® II FPGA原型无缝移植而来的非可再编程器件。由于其独特的FPGA前端设计工艺，HardCopy系列结构化ASIC与其他结构化ASIC相比，其开发风险最低，产品面市时间最快。HardCopy II结构化ASIC建立在Altera成功的前两代结构化ASIC基础上——0.18-um HardCopy APEX™ 器件和0.13-um HardCopy Stratix器件。基于由HCell晶体管单元构成的精细粒度体系结构，HardCopy II结构化ASIC与Stratix II FPGA系列均由TSMC先进的90-nm工艺制造。HardCopy II结构化ASIC具有多达220万的ASIC逻辑门，8.8Mbits的RAM，以及高达350MHz的系统性能，比Stratix II FPGA功耗下降50％，成本进一步降低。
Q. HardCopy II结构化ASIC和第一代HardCopy结构化ASIC的区别是什么?
A.第一代HardCopy结构化ASIC和FPGA原型基于同样粗粒度逻辑单元（LE）。与第一代HardCopy相比，HardCopy II结构化ASIC基于精细粒度体系结构，每逻辑门成本明显降低，具有更高的密度、更强的性能和功能。精细粒度结构HardCopy II器件由HCell晶体管单元构成，Hcell为支持FPGA无缝移植而设计，可实现ASIC技术那样的密度、成本、性能和功耗特性。
Q. HardCopy II结构化ASIC建立在何种工艺技术上?
A.HardCopy II结构化ASIC建立在TSMC的1.2-V、90-nm、全铜工艺技术上。HardCopy II结构化ASIC与Stratix II FPGA采用同样的工艺流程生产，以保证实现由FPGA原型到HardCopy II器件的无缝移植。Stratix II FPGA采用低k绝缘工艺，在300毫米晶片上生产。
Q. HardCopy II结构化ASIC系列共有几种型号，可提供几种封装形式?
A. HardCopy II结构化ASIC系列包括5种型号，其逻辑密度高达220万可用逻辑门，具有8.8 Mbits嵌入式RAM、951个I/O、384个18×18乘法器和12个锁相环（PLL）。HardCopy II结构化ASIC可提供4种高性能倒装焊FineLine BGA®封装（484至1508引脚）以及一个成本最优的焊线封装（484引脚）。
| 表 1: HardCopy II系列简介 |
| 特性 |
HC210W (1) |
HC210 |
HC220 |
HC230 |
HC240 |
| ASIC逻辑门(2) |
1M |
1M |
1.6M |
2.2M |
2.2M |
| 为数字信号处理（DSP）模块而附加的逻辑门(3) |
0 |
0 |
0.3M |
0.7M |
1.4M |
| RAM总数 |
875,520 |
875,520 |
3,059,712 |
6,345,216 |
8,847,360 |
| 锁相环(PLL) |
4 |
4 |
4 |
8 |
12 |
| 最大I/O引脚数(4) |
300 |
334 |
494 |
698 |
951 |
| 封装 |
484-pin Wire Bond FBGA (5) |
484-pin FBGA |
672-pin FBGA
780-pin FBGA |
1,020-pin FBGA |
1,020-pin FBGA
1,508-pin FBGA |
| FPGA 原型型号 |
EP2S30
EP2S60
EP2S90 |
EP2S30
EP2S60
EP2S90 |
EP2S60
EP2S90
EP2S130 |
EP2S90
EP2S130
EP2S180 |
EP2S180 |
Notes:
- HC210W为焊线封装。焊线封装器件与倒装焊封装器件相比，具有不同的速度和功率特性。
- 适用于Stratix II FPGA原型中采用的逻辑和DSP功能模块。
- 附加的ASIC逻辑门适用于Stratix II DSP功能模块。
- 基本信息。I/O引脚由用户和时钟I/O引脚构成。
- FBGA: FineLine BGA®封装
Q. HardCopy II结构化ASIC何时可以供货?
A. 用户利用Quartus® II开发软件4.2版可以进行HardCopy II原型设计。HardCopy设计中心将于2005年第二季度开始接收HardCopy II结构化ASIC设计，第一个用户原型预计2005年第三季度发售。
Q. HardCopy II结构化ASIC与Stratix II FPGA引脚兼容吗?
A. 是的。与FPGA引脚兼容是HardCopy II结构化ASIC的重要优点。
Q. 与同类产品相比，HardCopy II结构化ASIC的优势是什么?
A. HardCopy II结构化ASIC系列利用引脚兼容的FPGA进行在系统验证，为系统开发提供了低风险方法。这样，实现了更低的开发成本、缩短了产品面市时间、提高了产品灵活性。此外，由Altera的HardCopy设计中心进行设计移植工作，用户设计团队可以将精力放在创新上，而不仅仅是考虑如何降低现有设计成本。
Q. HardCopy II结构化ASIC是如何为每个设计进行定制的?
A. HardCopy II基本阵列由嵌入的硬IP和逻辑构成。此外，阵列为每个用户设计定制了两个金属层。实现了快速周转时间以及较低的开发成本和单位成本。
Q. HardCopy II结构化ASIC精细粒度体系结构的优点是什么?
A. 小管芯尺寸和低成本。精细粒度结构可在小管芯尺寸上实现高密度逻辑。这样，HardCopy II结构化ASIC可提供100万ASIC逻辑门、350-MHz性能而成本非常低。
Q.HardCopy II结构化ASIC的密度范围怎样？哪种Stratix II FPGA器件可用作原型?
A. HardCopy II结构化ASIC的密度在100万和220万ASIC逻辑门之间，带有0.8Mbits至8.8Mbits嵌入式RAM。设计工程师可以采用Stratix II FPGA系列中的EP2S30、EP2S60、EP2S90、EP2S130和EP2S180型号做为原型来测试其设计。
Q. 与Stratix II FPGA相比，HardCopy II结构化ASIC的性能如何?
A. 基于HCell的体系结构、可编程能力的去处、更短的布线和整体减小的管芯尺寸都非常有利于内核逻辑的发展。这样，可将内核逻辑的平均fMAX提高100％。
同原型FPGA一样，HardCopy II器件以及前代HardCopy结构化ASIC由相同的工艺技术制造。因此，任何I/O或存储器等硬IP都能够象Stratix II FPGA原型那样实现同样的高性能。
Q. 从Stratix II FPGA移植到HardCopy II结构化ASIC，用户可期望减少多少功率损耗？
A. 从Stratix II FPGA移植到HardCopy II结构化ASIC，用户可以看到比Stratix II FPGA原型（包括动态和静态功耗）功耗降低了50％以上。功耗降低是由于设计从FPGA原型向HardCopy II转换过程中，管芯尺寸的显著减小带来的。进一步的功耗降低是由于只对设计中用到的晶体管进行供电。为减小设计移植风险，确保引脚兼容性，设计HardCopy II I/O引脚功耗与Stratix II FPGA的相等。因此，I/O功耗与FPGA原型的一致。
Q.HardCopy II结构化ASIC中嵌入了多少PLL，支持哪种类型?
A. 最大的HardCopy II结构化ASIC具有12个片上PLL。HardCopy II结构化ASIC支持两种类型的PLL：通用PLL时钟控制的增强PLL和为高速差分I/O接口优化的快速PLL。这两种类型均具有高级频率综合能力。
Q. HardCopy II结构化ASIC支持哪种高速差分I/O电气标准?
A. HardCopy II结构化ASIC支持与Stratix II FPGA原型中同样的高速差分I/O标准，如LVDS和LVPECL。
Q. Stratix II FPGA支持哪种高速I/O接口协议?
A. Stratix II FPGA支持多种最新的宽带总线协议，如SPI-4.2、SFI-4、XSBI、HyperTransport™、RapidIO™、NPSI和UTOPIA IV协议，可用于接口桥接、背板和芯片间的通信等应用领域。
Q.HardCopy II结构化ASIC支持哪种外部存储器接口?
A.HardCopy II结构化ASIC系列专用接口电路可满足最新的SRAM和DRAM器件的性能要求，如SDRAM、DDR SDRAM、DDR2 SDRAM、RLDRAM II、QDRII SRAM和ZBT SRAM等。外部存储器件可以与HardCopy II结构化ASIC实现方便连接，在丰富的片上存储器资源基础上提供额外的存储能力，而不会造成性能瓶颈。设计人员可以购买Altera或第三方开发的IP存储器控制内核，从Altera网站上下载免版税的参考设计，为自己的特定应用开发定制内核。
Q. HardCopy II结构化ASIC边界扫描中，如何处理没有使用的I/O引脚?
A. 同FPGA一样，没有使用的I/O引脚仍旧在HardCopy II结构化ASIC基片上，连接至JTAG链。
Q. HardCopy II结构化ASIC可在工业温度范围内工作吗?
A. 是的，所有HardCopy II结构化ASIC都可以工作在结温-40°C至100°C的工业温度范围内。
Q. HardCopy II结构化ASIC能够提供无铅封装吗?
A. 是的，HardCopy II结构化ASIC可提供无铅封装。
Q. 我应为HardCopy II设计选择哪种Stratix II原型器件?
A. 根据其现有资源，多种Stratix II器件可以用于HardCopy II原型设计。由于Stratix II FPGA支持纵向移植，因此可以有较多的引脚兼容原型选择。Quartus II 4.2版设计软件的HardCopy II器件资源指南会帮助设计人员如何选择最有效的FPGA原型。
Q. 我的Stratix II设计可以移植到哪种HardCopy II结构化ASIC中?
A.用户每次采用Quartus II软件4.2或者更高版本编译Stratix II设计时都将产生一个HardCopy II器件资源指南，它帮助用户选择适合于他们设计的HardCopy II结构化ASIC。
Q. Stratix II FPGA和HardCopy II结构化ASIC中的I/O有什么不同?
A. HardCopy II结构化ASIC具有同设计原型Stratix II FPGA等价的I/O性能和电气特性。
Q. HardCopy结构化ASIC的可测试性是怎样实现的?
A. 所有HardCopy结构化ASIC基本阵列都嵌入了可测试电路。HardCopy II结构化ASIC为设计中的存储器、PLL和边界扫描逻辑提供标准内建自测试(BIST)电路。Altera的HardCopy II结构化ASIC不需要用户提供任何功能矢量。采用自动测试图案产生(ATPG)矢量，HardCopy II结构化ASIC可在结构设计上进行测试，实现超过99％的大范围测试。
Q. 对于移植过程，需要用户向HardCopy设计中心提供什么样的设计文件?
A. 用户必须提交Quartus II档案文件(.qar)，它含有开发HardCopy结构化ASIC所需的一切。该文件由Quartus II开发软件的HardCopy文件向导产生。Altera HardCopy设计中心管理移植过程。
Q. 一个设计移植到HardCopy结构化ASIC需要多长时间?
A. 所有的必要设计条件满足后，Altera开始接收设计，在两到四个星期内设计可以移植为HardCopy系列结构化ASIC。用户验证时序结果后，HardCopy原型可在五个星期内实现。设计人员检查和认可原型后，产品单元在八个星期内交付。
Q. Quartus II软件对HardCopy II结构化ASIC的支持有什么新功能?
A. Quartus II设计软件4.2版含有HardCopy II器件资源指南和移植功能，用户可以为Stratix II设计选择HardCopy II结构化ASIC，进行电路板设计。Quartus II软件的后续版本将包括增强的时序和功耗估算工具。软件还包含一个HardCopy文件向导升级，以产生传送给HardCopy设计中心的设计基本数据文件。
Q. 哪些综合供应商支持新的HardCopy II结构化ASIC?
A. HardCopy II结构化ASIC由面向Stratix II器件的Cadence、Mentor Graphics、Synopsys、Synplicity和Altera的Quartus II集成综合工具支持。由于采用了并行FPGA和结构化ASIC设计流程，因此不需要更多的综合工具。
Q. 由Stratix II FPGA向HardCopy II结构化ASIC移植时，设计人员需要修改其设计或采用其他设计软件吗?
A. 不需要。设计人员可以采用同样的Quartus II设计软件将Stratix II FPGA设计（包括设计中的任何IP部分）移植到HardCopy II结构化ASIC中。AMPPSM (Altera Megafunction Partners Program) 合作伙伴IP会需要额外的许可费用。Quartus II软件4.2版及其后续版本支持原型HardCopy II设计；以后的Quartus II软件版本将提供HardCopy II时序和功耗估算功能，产生传送给HardCopy设计中心用于移植的基本数据文件。
Q. 什么样的IP可用于HardCopy II结构化ASIC?
A. 设计人员可以使用任何适用于Stratix II FPGA的IP核，一起无缝移植到HardCopy II结构化ASIC中。了解更多的信息可以访问Altera IP MegaStore™ 网站。
Q. HardCopy II结构化ASIC支持Nios II嵌入式处理器吗?
A. 是的，32位RISC Nios® II 嵌入式处理器继续支持Nios II的功能，如同时多主机Avalon™ 交换架构、用户指令和高级调试等。
|
[an error occurred while processing this directive]
文档资料
> 
