文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

器件   |   设计软件   |   IP   |   设计服务   |   开发套件及配件   |   资料

高端 FPGA       关于Stratix系列    Stratix IV (E和GX)    Stratix III (L和E)    Stratix II (和GX)    Stratix (和GX)     中端FPGA    Arria (GX)     低成本FPGA    Cyclone III    Cyclone II    Cyclone     CPLD    MAX II (和G, Z)    MAX 3000A     ASIC       关于Hardcopy系列    HardCopy IV (E和GX)    HardCopy III    HardCopy II    HardCopy Stratix     特殊市场供货    无铅       扩展温度标准       工业温度       军事温度       汽车温度     配置器件    增强型配置器件    串行配置器件     成熟器件       产品列表

主页 > 产品 > 器件 > Stratix II FPGA提前实现明天才有的性能 打印此页 订阅电邮新闻 Stratix II FPGA提前实现明天才有的性能 4输入LUT ：不够好。 5输入LUT ：还是不够好。 6输入LUT ：接近了，但是效率不高，浪费了一些逻辑。 Stratix® II FPGA的8输入分段式LUT：创新、高效。 Altera 在开发Stratix II FGPA时，利用自适应逻辑模块(ALM)中最具创新的8输入分段式LUT结构，采用三个必要的步骤，提前实现了明天才有的性能。 实现创新和性能优势的三个步骤 Stratix II开发周期 第 1 步 Stratix II LUT 的定义方法   第 2 步 设计 Stratix II ALM   第 3 步 Stratix II FGPA 提前实现明天才有的性能 表1. 详细了解Stratix II FPGA 主题 说明 性能对比 Stratix II 和竞争器件性能对比 技术文档 Stratix II 逻辑和走线体系结构技术文档 使用自适应逻辑模块改进FPGA的性能和面积 分段式FPGA逻辑单元 体系结构 FPGA体系结构白皮书 性能和逻辑效率分析白皮书 ALM 中的8输入分段式 LUT 设计构建模块 嵌入式加法器 DSP DSP模块 DSP性能中心 开发Stratix II FPGA 第1步：定义Stratix II 逻辑结构 第2步：设计Stratix II ALM 第3步：交付高性能Stratix II FGPA 给本页评分   相关链接 Stratix II vs. Virtex-4 FPGA Performance Comparison (PDF) 3步提升性能 下载免费的Quartus II 网络版软件

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。