高性能FPGA体系结构

Stratix^®系列高密度、高性能FPGA利用Altera创新的自适应逻辑模块(ALM)逻辑结构，在所有FPGA中实现了最高效的逻辑架构。Stratix V FPGA采用增强自适应逻辑模块和 MultiTrack互联来提供高效、高性能FPGA。

Stratix V器件使用增强ALM更高效的实现逻辑功能。增强ALM有8个分段式查找表(LUT)输入、两个专用嵌入式加法器、四个专用寄存器，如图1所示。

图1.ALM结构图

Figure 1. ALM Block Diagram

增强ALM：

与Stratix IV器件中的前一代ALM相比，逻辑多出6％。
实现可选7输入LUT功能、完整的6输入逻辑功能，以及两个由容量更小的LUT构成的独立功能(例如，两个独立的4输入LUT)，从而优化内核利用率。
每个8输入分段式LUT提供4个寄存器。这样，对于需要大量寄存器和流水线的设计，Stratix V器件能够以更高的内核逻辑利用率提高内核性能，更容易达到时序逼近。

Quartus^® II软件利用了Stratix V ALM逻辑结构来实现最佳性能，优化逻辑利用率，缩短编译时间。Quartus II 软件将已有Stratix设计自动映射到新的ALM体系结构中，简化了设计重用。

ALM采用MultiTrack互联体系结构进行布线，支持Stratix系列FPGA实现高速逻辑、算法和寄存器功能。

关于Stratix系列FPGA系列以前逻辑结构的详细信息，请参考相应的手册章节。

表1列出了Stratix V FPGA中增强ALM结构的特性和优点。

每个ALM提供的资源	优点
表1. 自适应逻辑模块特性和优点
8输入分段式LUT	实现任意6输入逻辑功能，某些7输入功能，或者分成更小的独立LUT，例如2个独立的4输入LUT。 Quartus^® II 软件设计包集成了这种分段式功能，针对性能、效率、功耗和面积进行了优化。
两个嵌入式加法器	支持两路两位加法，或者两路三位加法，不需要任何其他资源。由同一ALM产生操作数，不需要任何其他逻辑。
两个寄存器	最佳寄存器逻辑比，确保器件不受寄存器限制。丰富的寄存器资源，适用于需要大量寄存器的应用以及高性能流水线设计。
两路输出	可以在两路输出之间划分单个ALM输入，较宽的输入运行较快，较窄的输入以更高的效率使用其他资源。
MLAB	Stratix系列FPGA内核采用的技术是第二代逻辑阵列模块(LAB)，即MLAB，可以用作普通ALM，也可以配置为简单的双端口SRAM模块。 MLAB作为一种TriMatrix存储器技术，可以配置为64 x 10或者32 x 20简单双端口SRAM模块。MLAB针对滤波延时线、FIFO小缓冲和移位寄存器进行了优化，最大性能达到600MHz时钟速率。

如果需要了解详细信息，请参考Stratix IV 器件手册中的逻辑阵列模块 & 自适应逻辑模块 (PDF) 一章。

高性能Stratix系列FPGA利用了MultiTrack互联技术。该技术中不同长度的高性能连续布线实现了各个设计模块内部和模块之间的通信。
图2中的MultiTrack互联技术用于Altera Stratix FPGA系列，可以：

图2. Stratix FPGA 系列 MultiTrack 互联

Figure 2. Stratix FPGA Series MultiTrack Interconnect Connectivity