Stratix® II GX 体系结构具有两个能够无缝协同工作的分立功能区：吉比特收发器模块和通用逻辑结构，后者包括自适应逻辑模块（ALM）、数字信号处理（DSP）模块、TriMatrixTM存储器模块和锁相环（PLL）。此外，Stratix II GX器件还提供多种I/O支持，包括标准源同步信号I/O、差分I/O和单端I/O等。
图1. Stratix II GX EP2SGX60E平面布置图
6.375Gbps收发器技术
高性能、可编程Stratix II GX体系结构含有20个独立的全双工通道，在622 Mbps至6.375 Gbps全部工作范围内支持性能最佳的串行比特率。收发器支持PCI Express、万兆以太网XAUI、千兆以太网、SDI、SONET、Serial RapidIOTM、SerialLite II 和专用协议等。
每个收发器电路可确保数据从模块至器件其他部分无缝、平滑的传送和处理。这些电路可防止出现降低性能和数据带宽的数据瓶颈。逻辑阵列和收发器可通过8、10、16、20、32或者40位总线进行数据交换。
每个收发器具有串化器/解串器（SERDES）和复用/解复用电路，将高速串行输入数据流转换为适合逻辑阵列处理的位宽和频率。此外，每个收发器PLL对到达参考时钟进行倍频或者分频，串化或者解串输出或者输入数据。
性能最佳的互联
与Stratix II器件相似，Stratix II GX器件具有DirectDrive™技术实现的MultiTrack™互联。MultiTrack互联由不同长度的连续、性能最佳的布线构成，用于不同设计模块内部和模块之间的通信。DirectDrive技术是一种专用的确定性布线技术，不论功能在器件内如何布置，确保对任何功能具有相同的布线资源。该技术消除了设计改动和设计加入后耗时的系统重新优化过程，极大的简化了模块设计的系统集成步骤。
这两种体系结构优势使设计人员能够自由加入、修改和去除设计中的各种选项，而不会影响设计性能。
丰富的时钟网络
先进的低斜移时钟网络完善了MultiTrack互联结构，实现器件内部的时钟分配。Stratix II GX器件提供16个跨越整个器件的专用全局时钟网络（GCLK），以及32个局部本地时钟（LCLK）网络。
全局时钟网络跨越全部通用逻辑阵列，为所有体系结构和信号提供时钟。此外，还可以为异步清除和时钟使能等具有较大扇出的其他全局信号提供全局时钟。本地时钟网络在其区域内提供最短通路，具有最小斜移，适用于实现本地功能。
除了上面所述的时钟网络以外，Stratix II GX吉比特收发器模块具有分立的时钟分配资源，可直接连接至器件逻辑阵列的时钟资源。这种体系结构保证了最灵活的参考时钟产生、时钟域转换和多通道功能。
图 2. Stratix II GX时钟分配图
