Stratix® II GX器件提供针对高性能DSP应用而优化的数字信号处理（DSP）模块、TriMatrix™ 存储器和自适应逻辑模块（ALM）。Stratix II GX器件适用于通信、数字广播和存储器系统等市场领域的高速背板通信和芯片至芯片应用。
结合了TriMatrix存储器和ALM，DSP模块能够高效实现各种DSP算法，例如滤波、视频/图像处理、比例缩放、芯片速率处理、均衡、数字下变频/数字上变频（DDC/DUC）、变换和调制等。
Stratix II GX DSP模块运行速率达到450 MHz，具有非常高的DSP吞吐量（9位×9位并行乘法运算，高达346 GMAC）。这要比当今竞争DSP处理器的性能高出几个数量级。采用DSP模块，Stratix II GX FPGA能够轻松满足新兴标准和协议要求的DSP吞吐量，例如表1所示的JPEG 2000、H.264、WM9、CDMA2000、1x EV DV、HSDPA、W-CDMA和WiMAX。
| 表1. DSP模块能够实现的DSP应用 | |||
| 应用 | 军事应用 | 图像处理 | 通信 |
|---|---|---|---|
| 通信 | 广播和医疗 | 无线 | |
| 算法和函数 |
|
|
|
| 标准和协议 | - |
|
|
DSP模块详细说明
DSP模块结构经过优化，可实现多种DSP功能，以最少的逻辑资源占用达到最佳性能。每个DSP模块提供典型DSP算法需要的乘法器、加法器、减法器、累加器和求和单元等功能。图1所示为DSP模块结构。
图1. DSP模块结构
每个DSP模块可支持多种乘法器位宽（9×9、18×18、36×36）和运算模式（乘法、复数乘法、乘累加和乘加等），每个DSP模块的DSP吞吐量达到3.6 GMACS。容量最大的Stratix II GX器件EP2SGX130具有63个DSP模块，252 18位×18位并行乘法运算时，性能达到113.4 GMACS。Stratix II GX器件比当今市场上单芯片DSP处理器的性能高出几个数量级。
此外，DSP模块加入了新的取整和饱和支持，可方便实现FPGA DSP固件代码的输入输出。对于语音处理等应用，其存储数据的存储器缓冲宽度固定，因此必须采用取整和饱和。以前，数字信号处理设计人员采用定点数值，必须修改FPGA设计来适应取整和饱和。而现在DSP模块支持取整和饱和，因此，能够轻松的在FPGA应用中实现基于DSP处理器的设计。
最新的Quartus® II 软件进一步优化了Stratix II GX DSP模块结构的信号处理算法映射。
关于DSP模块特性的详细信息，请参考Stratix II GX器件手册或者Stratix II器件手册。
Stratix II GX FPGA DSP协处理
Stratix II GX FPGA可用于实现DSP吞吐量较大的复杂DSP系统。也可以用作DSP应用中的FPGA协处理器，加速实现对性能要求较高的DSP功能——这些功能占用了大量的主机处理器处理资源，降低了系统整体性能。基于Stratix II GX FPGA的协处理器将主机处理器的加速解码、回声消除、多用户探测和相关器等复杂计算功能卸载，极大的提升了系统整体性能。
Altera为设计人员提供多种支持服务、工具和开发平台，帮助实现Stratix II GX FPGA的DSP设计。采用DSP Builder以及基于MathWorks一流MATLAB和Simulink工具的Altera数据流结构开发工具，设计人员能够迅速开发用户定义的FPGA协处理器。一旦得到协处理器结构后，可以在Altera® FPGA中自动实现，也可以输出至AlteraSOPC Builder系统开发工具，进一步集成到系统总架构中。
Altera还提供DSP开发套件，用于设计周期中原型开发阶段的DSP硬件系统验证。
